浙江大学嵌入式课件-嵌入式系统4

嵌入式处理器结构

浙江大学计算机学院

陈天洲

tzchen@

2005年3月

,、概述

•嵌入式系统的核心部件是各种类型的嵌入式处理

器。

•嵌入式CPU具有处理速度快、I/O功能强、功率

损耗低及实时响应快等特点。

•RISC(ReducedInstructionSetComputer)型

处理器且有结构简单、处理速度快和处理功能强

等优点，新型的嵌入式系统大多数都采用RISC型

处理器作为核。

•ARM公司的ARM、Hitachi公司的SH、

MIPS/LSILogic/IDT/Aldeny/Toshiba公司的

MIPS和Motorola公司的M・Core等都是新型嵌入

式系统常用的RISC型处理器。2

二、ARM嵌入式CPU

•ARM架构处理器已在高性能、低功耗、低

成本的嵌入式应用领域占据领先地位。

•ARM公司是嵌入式RISC处理器的知识产

权IP供应商

•它为ARM架构处理器提供了ARM处理器

内核(如ARM7TDMI、ARM9TDMK

ARM1OTDMI等)和ARM处理器核

(ARM710T/720T/740T>

ARM920T/922T/940T>ARM926E/966E

及ARM1020E等)

ARM系列产品表示

•ARM系列产品很多，以ARM7系列为例淇内核

ARM7TDMI表示为：

•-ARM7：ARM系列具有32位整数运算核

•T・：内含16位压缩指令集Thumb

•D・：支持片内Debug调试，

•M・：采用增强型乘法器(Multiplier),

•■!：内含嵌入式ICE宏单元

•另外，各产品的后缀提供了各种形式与功能的选择:

•-・S：可综合的软核Softcore

•-E：具有DSP的功能

•-・J：Jazeller,允许直接执行Java字节码

4

ARM架构

•ARM架构自诞生至今，已经发生了很大的

演变，至今已定义5种不同的版本

・V1版架构

・V2版架构

•V3版架构

•V4版架构

・V5版架构

V1版架构

•该版架构只在原型机ARM1出现过，其基本

性能：

•基本的数据处理指令(无乘法)

•字节、半字和字的LOAD/STORE指令

•转移指令,包括子程序调用及链接指令

•软件中断指令

•寻址空间：64M字节(226)

6

V2版架构

•该版架构对V1版进行了扩展，如ARM2与

ARM3（V2a版）架构，增加了以下功能：

•乘法和乘加指令

・支持协处理器操作指令

•快速中断模式

•SWP/SWPB的最基本存储器与寄存器交

换指令

•寻址空间：64M字节

7

V3版架构

•把寻址空间增至32位(4G字节)，

•增加了当前程序状态寄存器CPSR(Current

ProgramStatusRegister)和程序状态保存寄存

器SPSR(SavedProgramStatusRegister)以

便于异常(Exception)的处理。

•增加了中止(Abort)和未定义二种处理器模式。

ARM6就采用该版架构。指令集变化如下：

•增加了MRS/MSR指令,以访问新增的

CPSR/SPSR寄存器

•增加了从异常处理返回的指令功能。

8

V4版架构

•V4版架构是目前应用最广的ARM体系结构，对V3版架构

进行了进一步扩充,有的还引进了16位的Thumb指令集，

使ARM使用更力口灵活。ARM7、ARM8、ARM9和

StrongARM都采用该版架构。指令集中增加了以下功能

*

•符号化和非符号化半字及符号化字节的存/取指令

•增加了16位Thumb指令集

•完善了软件中断SWI指令的功能

•处理器系统模式引进特权方式时使用用户寄存器操作

•把一些未使用的指令空间捕获为未定义指令

9

V5版架构

•这是最近推出ARM架构，在V4版基本上增

加了一些新的指令,ARM10和XScale都采

用该版架构，这些新增指令有：

•带有链接和交换的转移BLX指令

•计数前导零CLZ指令

•BRK中断指令

•增加了信号处理指令（V5TE版）

・为协处理器增加更多可选择的指令

10

v6版架构

•2001年发布的

•增加了SIMD功能扩展

・适合使用电池供电的便携式设备

•SIMD功能扩展

-包括音频/视频处理在内的应用系统提供了优

化功能

-可以使音频/视频处理性能提高4倍

•首先在2002年发布的ARM11处理器中使

用

11

入StrongARM架构处理器

•StrongARM是Intel公司为手持式消费类

电子设备和移动计算与通信的嵌入式处理

器。采用StrongARM架构的处理器有：

•SA-1：StrongARM处理器内核

•SA-110：StrongARM处理器核

•SA-1100：通用处理器MPU

•SA-1110：通用处理器MPU

•IXP1200：采用StrongARM核的网络处

理器

12

StrongARM架构主要特性

•StrongARM处理器核

-内核：SA-1、指令快存l-Cache：16K字节、数据快存D-Cache：8K字节

、微小数据Cache：512字节、存储器管理单元IMMU和DMMU、读和写缓冲

器

•存储器控制模块

-支持各种ROM、FLASH（闪存）、DRAM和SRAM、支持PCMCIA

•系统控制模块

-通用可中断GPIO：28根、看门狗定时计数器、间隔定时器、电源管理控制器

、中断控制器、片上振荡器：2个（含锁相环）

•外围控制模块

-LCD液晶驱动控制器、串行接口UART、红外接口irDA、数字单频Codec接

口

•目前,大量应用的是改进型SA-1110处理器。在SA-1100处理器基础上，增

加了以下功能：

-DMA控制器：6通道,以提高LCD显示和I/O传送的效率

-实时时钟RTC

-串行外围接口SPI

-SA-1110处理器已取代了SA-1100处理器，与其配套的SA-1111芯片,扩展了

PS/2键盘与鼠标接口、USB的主机接口以及PCMCIA/CF接口。

IW

四、XScale架构处理器

•XScale架构处理器是新一代为无线手持式

应用产品开发的嵌入式处理器，

•是PCA开发式平台架构中的应用子系统与

通信子系统中的嵌入式处理器

•XScale微架构处理器的时钟可以达1GHz

、功耗1.6W,并能达到1200MIPS。

•IOP310、IOP321、PXA210>PXA25X

、PXA26X、PXA27X

14

XScale系统结构图

CP14BranchTargetBuffer

Debug/

ManagementTrace

InterruptBuffer

CP15Request

Config.nstruction

nstruction

Registers

Cache

Execution

32KBytes

Core

Data

AddressDataCache

CPOData32KBytesWrite

Multiplier/Buffer

AccumulatorMiniD-Cache

2KBytes

System

JTAGDebugManagement

15

XScale架构特点(一)

•采用7/8级超级流水线

-动态跳转预测、分支目标缓冲器BTB(BranchTarget

Baffer)

•支持多媒体处理技术

-新增乘/加器MAC、40位累加器、兼容ARMV5TE指

令、特定DSP型协处理器CP0

•指令快存(l-Cache)：32K字节

•数据快存(D-Cache)：32K字节

-可以重构为28K字节片内RAM

•微小数据快存(MiniQCache)：2K字节

•指令存储器管理单元IMMU

-32路变换后备缓冲器TLB(快表)

・动态电源管理16

XScale架构特点（二）

・数据存储器管理单元DMMU

-32路变换后备缓冲器TLB（快表）

・中断控制器

・总线控制器

・1G字节/秒、ECC协议

•调试（Debug）接口：

-性能监控：协处理器CP14、硬件断点、硬件

观察点、BKPT指令、异常中断、JTAG接口

、迹缓冲器

17

五、ARM系列简介

•32位cpu中领军芯片

•2001年，市场占有率75%

•知识供应商

・合作伙伴100多个

18

ARM特点

•内核耗电少，成本低，功能强

・特有16/32位双指令集

•全球众多的合作伙伴

•成为移动通讯，手持计算机，多媒体数字

消费等嵌入式解决方案的RISC标准

19

•AdvancedRISCMachines

•85年英国剑桥ARM原型

•90年成立ARMltd.

•五个产品系列：ARM7,ARM9,ARM9E

,ARM10,SecurCore

•进一步产品---来源于合作伙伴：intel

Xscale微体系结构和StrongARM

20

ARM7系列

•系列产品

-ARM7TDMI：T：Thumb,D：debug,M：

multiplier,I：嵌入式ICE

-ARM7TDMI-S：synthesizable可综合

-ARM720T

-ARM7EJ—最低功耗

•具有：

-嵌入式ICE-RT逻辑一硬件上提供片上断点与调试点支

持

-非常低的功耗

-提供0.9MIPS/MHz的三级流水线和冯・诺依曼体系

21

ARM9系

•系列产品

—ARM920T与ARM922T

-ARM940T

•具有：

-5级流水线

-1.1MIPS/MHz的哈佛结构

22

ARM9E系歹U

•系列产品

-ARM966E-S

-ARM946E-S

-ARM926EJ-S

•提供

-DSP扩充

-嵌入式ICE-RT调试逻辑

-1.1MIPS/MHZ的5级流水线和哈佛结构

-紧耦合存储器（TCM）接口，可使存储器以最高处理

器速度运转，可直接连到内核上

23

ARM10系列

•产品系列

-ARM1022ErevO

-ARM1020Erev1

•提供

-DSP扩展

-嵌入式ICE-RT

-全性能MMU

-Cache

-对于指令与数据，64位AHB接口

-6级流水线

-内部64位数据通道

-1.25MIPS/MHZ

-比同等ARM9器件，同样时钟下，性能提高50%

24

SecurCoreSC100

・专为安全设计

•抗窜改(resisttampering)

•逆向工程(reverseengineering)

•保护机构一确保操作系统与数据安全

25

StrongARM

•IntelStrongARMSA・1100处理器

•兼容ARMv4体系

•具有intel体系结构的特点

26

XScale

•IntelXscale基于ARMv5TE体系

•支持Thumb指令

•支持DSP扩充

27

应用

•采用ARM7内核最多

•最典型为ARM7TDMI、ARM720T

28

芯片工艺

•0.18pm,0.13pm,0.25pim工艺

29

ARM特定功能的变种

・T变种（Thumb指令集）：

-Thumb指令集

-严格控制产品成本

-比采用ARM指令更多的指令，不适合对时间要求苛刻的场合

•M变种（长乘法指令）：

-增加了两条用于进行长乘法操作的ARM指令

-首先在ARM体系版本3引入，在ARM体系版本4之后，M变种成

为系统的标准功能；

•E变种（增强型DSP指令）：

-包含附加指令用于增强处理器对一些典型DSP算法的处理性能

-E变种首先在ARM体系版本5T中使用

30

•J变种（Java力口速器Jazelle）：

-提供Java加速功能

•D变种（片内Debug）：

-支持片内Debug调试；

・I变种（嵌入式ICE）：

-集成嵌入式ICE宏单元；

•SIMD变种（ARM媒体功能扩展）:

-高性能的音频/视频处理技术。

六、ARM体系结构简介

•1）、Thumb指令集的16位指令集

-32ARM指令集的子集

-代码密度高，性能高

一状态：ARM状态，Thumb状态

-每指令集都有：切换状态的指令

32

2）寄存器

•37个寄存器

・寄存器分成可以重叠的组

・R13堆栈

•R14返回地址

•R15=PC

33

3)ARM指令集

・32位长度

•字对准

•可以传送8bit,16bit,32bit符号/无符号

数据

34

4)Thumb指令集

・16位长度

•半字对准

•操作寄存器中是32bit

・数据访问和取指使用全32bit地址

•条件分支指令是唯——句CPSR的Thumb

指令

•大多数指令访问RO—R7

35

5)ARM体系结构

•1)ARM体系结构的版本

•版本1〜5

36

ARMvl

•基本数据处理指令（不含乘法）

•字节、字、半字的load,store

•分支指令，包括子程序调用

•软件中断指令，进行操作系统调用

•26位寻址

•无使用，

37

ARMv2

•增加乘法，乘加

・协处理器支持

•快速中断中2个以上分组的寄存器

•称为SWP与SWPB的原子性加载与存储

•26位寻址

•不使用了

38

ARMv3

・寻址32位

•增力口CPSR(CurrentProgramStatus

Register)

•增力口SPSR(SavedProgramStatus

Register)

•增力口访问CPSR与SPSR的指令

•修改了过去用于异常返回的指令的功能

•与位寻址模式兼容

2639

ARMv4

•半字load,store

・加载与进行字节和半字节带符号扩展

•在T变量中，一个转换到Thumb状态的指

令

•使用用户模式寄存器的新的特权处理器模

式

•不再要求与26位寻址模式兼容

40

ARMv5

•提高T变量中ARM/Thumb切换效率

•让非T变量同T变量一样，使用相同的代码

生成技术

・增加一个计数前导零指令

・增加软件断点指令

・为协处理器设计者增加更多可选择指令

•对乘法如何设置标志严密定义

41

2)ARM体系结构的变量

•A）Thumb指令集（T变量）

•Thumb指令集

•Thumbv1应用在ARMv4

•Thumbv2应用在ARMv5

42

•B）长乘法指令（M变量）

•ARM指令集的M变量包括4个附加指令完

成32X32・>64的乘法和乘加

•结果放在2个32位寄存器中

43

•C）增强型DSP指令（E变量）

•完成DSP功能

44

3）处理器模式

处理器模式说明

用户usr正常程序执行模式

FIQfiq支持高速数据传输或通道处理

IRQirq用于通用中断处理

管理SVC操作系统保护模式

中止abt支持虚拟存储器和/或存储器保护

未定义支持硬件协处理器的软件仿真

und

系统sys运行特权操作系统任务（ARMv4以上）

45

改变模式

•方法：

-软件控制

■-外部中断

-异常处理

•通常在用户模式下

-不能访问被保护的系统资源

-一般不能改变模式

-异常发生可以导致模式改变

46

特权模式

・除了用户模式外的所有模式

47

异常模式

•FIQ

•IRQ

•管理(Supervisor)

•中止(Abort)

•未定义(Undefined)

•由异常进入对应模式

48

系统模式

・不受限制的用户模式

49

4）寄存器组织

•37个寄存器

-31个32bit通用寄存器

-6个32bit状态寄存器（实际只用12bit）

•每个模式下可见15个通用寄存器（R0—

R14）,1~2个状态寄存器，PC

•不同模式下的通用寄存器有所不同

50

通用寄存器分类

•R0-R14

•R0-R7：不分组寄存器

-任何模式下都可以访问，且映射固定寄存器

•R8-R14：分组寄存器

-不同模式映射不同物理寄存器

51

•ARM状态下：位［1:0］为0,位［31:2］为PC

•Thumb状态：位⑼为0,位［31:1］为PC

52

CPSR

NZCVQDNM(RAZ)IFTMMMMM

43210

•1）条件码标记

•N：负数

•Z：为0

•C：进位

•V：溢出

•Q：增强型DSP的溢出标志

53

2）控制位

•I：禁止IRQ中断标记

•F：禁止FIQ中断标记

•T：T变量

•模式位M[4:0]

-10000:用户模式1000LFIQ模式

-10010:IRQ模式10011:管理模式

-10111:中止模式11011:未定义

-11111:系统模式54

Thumb状态的寄存器集

•可访问的寄存器集是ARM的子集

个通用寄存器RO—R7

•PC(R15)

•SP(R13)

•LR(R14)

•CPSR

55

5）异常

•由内部、外部引起的事件

•7种异常

-复位，进入管理模式

-未定义指令：未定义模式

-软件中断（SWI）：管理模式

-预取中止：中止模式

-数据中止：中止模式

-IRQ：IRQ模式

-FIQ：FIQ模式

56

异常的优先级

•优先级异常

•1（最高）复位

•2数据中止

•3FIQ

•4IRQ

•5预取中止

•6未定义指令，SWI

57

6)Thumb指令集

・与ARM指令集的区别

-分支语句

-数据传送指令

-单寄存器加载与存储指令

-多寄存器加载与存储指令

-没有协处理器指令

-没有信号量指令

-没有访问CPSR指令

58

分支指令

•向后转移

•条件下向前转移

•转向子程序

•从Thumb状态切换到ARM状态

数据处理指令

•操作的结果放第一个寄存器eg:R1=R1+R2

•数据处理操作少

•访问R8—R15受到限制

60

单寄存器load、store

•只访问R1—R7

61

多寄存器load、store

•LDMIAR3!,{R0-R7}

•STMIARO!,{R6,R7}

•PUSH{R3,R5-R7}

•POP{R2,R5}

62

7）流水线

・ARM7的三级流水线

•取指

•■＞译码

•。执行

63

)嵌入式ICERT逻辑

•在片调试支持

•调试通道DDC：(Debug

communicationChannel)

-在目标机与宿主调试器之间传送信息

•JATG(JointTestActionGroup)

-可以通过JATG测试访问口进行控制

•可以设置DBGEN为低电平禁止ICE・RT

64

9)存储系统

•增加控缶Ucache与MMU操作的寄存器

•IDC操作(Instructionanddatacache)

•MMU中的可cache位

-是否可将正在读的数据放入IDC

•IDC使能，禁止，复位：操作控制寄存器

65

写缓冲（WB）

•8字data

•4个独立地址

・三种操作：

-可缓冲的写

-非缓冲的写

一读一锁一写

66

MMU功能

•1o将虚拟地址翻译成物理地址

•2。控制存储器的访问权限

67

MMU硬件

•1oTL

•2O访问控制逻辑

•3o变换表移动逻辑

-地址变换表

•4o增加的寄存器

-变换表基址寄存器，域访问控制寄存器，TL

操作寄存器，故障状态寄存器，故障地址寄存

器

68

2种页映射方式

•大页：64K

•小页：4KB

IDC,WB,MMU—＞存储系统

70

•不同系列的ARM内核差异

•详见各内核的说明书

71

七、ARMJTAG调试

InterfaceBox

Product

几种常用的调试方法

■指令集模拟器

一种利用PC机端的仿真开发软件模拟调试的方法。

•驻留监控软件

驻留监控程序运行在目标板上，PC机端调试软件可通

过并口、串口、网口与之交互，以完成程序执行、存

储器及寄存器读写、断点设置等任务

•JTAG仿真器

通过ARM芯片的JTAG边界扫描口与ARM核进行通信

,不占用目标板的资源，是目前使用最广泛的调试手

段

•在线仿真器

使用仿真头代替目标板上的CPU,可以完全仿真ARM

芯片的行为。但结构较复杂，价格昂贵，通常用于74

ARM硬件开发中

ARM的JTAG调试结构

宿主机调试器

・宿主机调试器通过固定的协议控制下位

机（协议转换器）。比如，SDT中通过

Angel协议或者第三方调试器所提供的协

议

•宿主机调试器只发送宏观的命令，比如

■

就序运行、终止。读些内存、ARM寄存

器等

•通讯的介质可以是串口、并口、以太网

、USB等76

JTAG与Angel

•JTAG调试：协议转换器解释上位机传送过来

的命令，通过JTAG控制ARM执行。

•Angel调试：协议转换器可以直接做为目标板

的Firmware的一部分。直接执行从宿主机传

送过来的调试命令；并回送相应的数据。

•Angel可以节省专门的JTAG仿真器，但是，

它需要软件，或者是嵌入式操作系统的支持，

做不到完全的实时仿真。而JTAG仿真是通过

硬件和控制ARM的EmbeddedICE实现的，可

以做到实时仿真。

77

什么是JTAG?

•JTAG是JointTestActionGroup

的缩写；

是IEEg149.1标准

•JTAG的建立使得集成电路固定在

PCB上，只通过边界扫描便可以被

测试

•在ARM7TDMI处理器中，可以通过

JTAG直接控制ARM的内部总线，

I。口等信息，从而达到调试的目的

JTAG的典型接口

•TMS：测试模式选择(TestMode

Select),通过TMS信号控制JTAG

状态机的状态

•TCK：JTAG的时钟信号

•TDI：数据输入信号

•TDO：数据输出信号

•nTRST：JTAG复位信号，复位

JTAG的状态机和内部的宏单元(

Macrocell)79

JTAG的状态机（TAP）

^/seteckDR-Scan、jms=i

0x7/

|tms=O

Capture-IR、\

OxE/

0

Shi!l.DR

XShift-IR

hms=1

J/Exit1-DRX14/Exjl1-IRX

<0x1/\0x9Z\

\:/tms=1、：/tms=1

hms=Ohms=0

Pause-DRPause-IR

OxB

|lms=11

>

Xtms=OExit2-DR\tms=OEMIR

<0x0<0x8

1>1

Update-DR)Update*Z

0x5OxD

tms=1tms=O

tms=1

80

<<tms=0x

JTAG链的组成

TCK

ScandatainSampleddata

scannedout

ARM7TDMI的JTAG标准链(1)

ARM7TDMIprocessor

Scanchain0

TL-l

ARMCPU

mainprocessor

C

logic8

W

ABREAKPT

—

TAPcontroller

ARM7TDMI的JTAG标准链(2)

•ScanChain0：包括ARM核的所有的10

和总线的输入输出控制信号

•ScanChain1：包括ARM核的数据总线

和一个断点控制信号。通过控制这个条

链，可以控制ARM核执行指定的指令。

•ScanChain2：通过控制

EmbeddedICE宏单元，实现对ARM执

行指令的断点、观察点的控制

83

EmbeddedICE的结构

r/wUpdate

4Address

/Decoder

Address

0

31ENABLE

CHAINCHAIN

EXTERbEXTERN

nOPCnOPC

nBWnBW

Data32

nRWnRW

7Breakpoint

Av[31:0]Am[31:0]

oA[31：0]―>>

D[31:0]―»Dv[31:0]Dm[31:0]

Control------►

TDI

TDO

ARM7TDMI中断点的设置

•设置EmbeddedICE的两个

watchpoint单元

主要包括：地址、数据、控制信号

等

•当一个（或者两个）watchpoint中

的地址（也可以包括数据）和ARM

所执行的当前的指令相同的时候，

ARM就从运行状态进入Debug状态

85

断点的类型

•硬件断点：在ARM中直接设定

watchpoint中的地址，当ARM运行

到制定的地址时，就进入Debug状

态

•软件断点：改变存储器中的ARM指

令为一个特殊的数据X（ARM的未

定义指令），同时，设置

watchpoint中的断点数据也为X,

当ARM把X数据作为指令读入的时

候,ARM就进入Debug状态86

硬件断点和软件断点的优缺点

•硬件断点：数目受EmbeddedICE中

的Watchpoint数目的限制；但是,

可以在任何地方设置断点

•软件断点：数目不受限制，但是,

软件断点是通过替换系统的断点地

址的指令实现的，所以，软件断点

只能在可写的存储器的地址中设置

（比如：RAM）,而不能在ROM（

比如：Flash）中设置87

八、ARM实例SamsungS3c44B0X

ARM体系结构的主要特征

＞大量的寄存器，都可用于多种用途；

＞Load-Store体系结构

＞3地址指令（两个源操作数寄存器和结果寄存器独立设定）

＞每条指令都条件执行包含非常强大的多寄存器Load和Store指令

＞能在单时钟周期执行的单条指令内完成一项普通的移位操作和一

项普通的ALU操作

＞能过协处理器指令集来扩展ARM指令集，包括在编程模式下增加

了新的寄存器和数据类型

＞在Thumb体系结构中以高密度16位压缩形式表示指令集

88

SamsungS3C44B0X

•SamsungS3c44B0X微处理器是三星公司

专为手持设备和一般应用提供的高性价比和高

性能的微控制器解决方案，它使用

ARM7TDMI核，工作在66MHZ。为了降低系

统总成本和减少外围器件，这款芯片中还集成

了下列部件：

•8KBCache＞外部存储器控制器、LCD控

制器、4个DMA通道、2通道UART、1个多主

12c总线控制器、1个ns总线控制器，5通道

PWM定时器及一个内部定时器、71个通用I/O

口、8个外部中断源、实时时钟、8通道10位

ADC等。

89

s3c44B0X体系结构:

•用于手持设备和通用嵌入式应用的完

整系统；

•16/32位RISC结构和带ARM7DMI

CPU核的功能强大的指令集；

•Thumb协处理器在保证性能的前提

下使代码密度最大；

•片上ICE中断调试JTAG调试方式

•32x8位硬件乘法器；

90

系统管理:

•支持大/小端模式

•地址空间：每个Bank32MB（一共256MB）；

・每个Bank支持8/16/32位数据总线编程；

•固定的Bank起始地址和7个可编程的Bank；

•1个起始地址和尺寸可编程的Bank；

•8个内存Bank:：6个用于ROM、SRAM；2个用于

ROM/SRAM/DRAM；

•所有内存Bank的可编程寻址周期；

•在能量低的情况下支持DRAM/SDRAM自动刷新模

•支持的非对称/对称寻址;

DRAM91

•缓冲内存和内部SRAM

・4路带8K字节的联合缓存；

・不使用缓存的0/4/8K内容SRAM

•伪LRU（最近最少使用）的替代算

法；

•通过在主内存和缓冲区内容之间保

持一致的方式写内存；

•当缓冲区出错时，请求数据填充技

术；

92

时钟和能量管理

•低能耗；

•时钟可以通过软件选择性地反馈回每个

功能块

•能量模式：

♦正常模式：正常运行模式；

♦低能模式：不带PLL的底频时钟；

♦休眠模式：只使CPU的时钟停止；

♦停止模式：所有时钟都停止；

•用EINT或RTC警告中断从停止模式唤

醒9

「断控制器

・30个中断源（看门狗定时器，6个定时器，

6个UART,8个外部中断，4个DMA,2个

RTC,1个ADC,1个PC,1个SIO；

•矢量IRQ中断模式减少中断响应周期；

•外部中断源的水平/边缘模式；

•可编程的水平/边缘极性；

•对紧急中断请求支持FIQ（快速中断请求

）;

94

带PWM的定时器

•脉冲宽度调制

•5个16位带PWM的定时器/I个16位基

于DMA或基于中断的定时器；

•可编程的工作循环，频率和极性

•死区产生

•支持外部时钟源

95

实时时钟

•全时钟特点：毫秒、秒、分、小时

、天、星期、月、年

・32.768KHZ运行

CPU唤醒的警告中断

时钟记号中断

96

通用输入输出端口

•8个外部中断端口

・71个多路输入输出口；

UART

•2个带DMA和中断的UART；

•支持5位，6位，7位，8位串行数据传送/接收;

•当传送/接收时支持双向握手

•可编程波特率；

•支持IrDALO(115.2KBPS)；

•测试的循环返回模式；

•每个通道有2个内部32位FIFO

97

DMA与A/D

DMA控制器

・2路通用无需要CPU干涉的DMA控制器；

・2路桥式DMA控制器；

•采用6种DMA请求的桥式DMA支持IO到内存,

内存至UlO,IO至UIO：软件，4个内部功能块（UART

，SIO,实时器，IIS）,外部管脚；

•DMA之间可编程优先级次序；

•突发传送模式提高到FPDRAM、EDODRAM

和SDRAM的传送窣；

A/D转换

・10位多路ADC；

・最大500KspS/10位；

98

LCD控制器

•支持彩色/单色/灰度LCD；

•支持单扫描和双扫描显示；

•支持虚拟显示功能

•系统内存作为显示内存

•专用DMA用于从系统内存中提取图

象数据；

•可编程屏幕尺寸；

•灰度：16级

•256色9

看门狗定时器与12c总线接口

・16位看门狗定时器；

・定时中断请求和系统复位；

•1个带中断的多主机12c总线；

•串行，8位，双向数据传送器能够以

100KB/S的标准模式和400KB/S的快速

模式传送

100

ns总线接口

•1个I带DMA的音频IS总线接口；

•串行，每路8/16位数据传送器；

支持MSB数据格式；SIO（同步串

行I/O）

•1个带DMA和中断的SIO

•可编程波特率；

•支持8位串行数据传送/接收操作101

•操作电压范围

•内核：2.5V；I/O：3.0V至U3.6V;

•运行频率

•最高到75MHz；

•封装

•160LQFP/160FBGA；

102

S3c44B0X微处理器体系结构框图

BusArbiter

CPUUnitMemoryl/F

ROM/SRAM

WriteyDRAM/SDRAM

Buffer

BoundaryScan

JTAGARM7TDMILCDLCD

——>ARM7TDMITAP

CPUCoreeDMACONT.

Controllerm

Cache

InterruptCONT.

BKByteBG

Power

ZDMA(2-Ch)|<->n

Management

□

SystemBusBridge&Arbitration/

BDMA(2-Ch.)

GPIO

(Controller)

AIN[7:0]ADC

I2CBusO

Controller

P

hI2SBus

Controller

e

WatchdogTimer

□ART0,1(Eachi.

a16byteFIFO)•o

SynchronousI/O

32768HzB

RTC

SIOCK

□(ReedTimeClock

PWMTimer

0-4,5(intemal)

EXTCLK103

S3c44B0X微处理器管脚定义图

□Q

DA