集成触发器课件

触发器概念在数字电路系统中，除了由集成逻辑门电路构成的组合逻辑电路之外，还有一种时序逻辑电路。触发器是构成时序逻辑电路的重要部件，它具有“记忆”功能，并在电路完成同步触发等功能。

本章内容

·基本RS触发器、同步触发器的结构与功能。·RS、JK、D、T、T’等各种功能触发器的结构、特点。触发器的三种分类方法

(1)按有无时钟脉冲来分，有基本触发器（无时钟触发器，如脉冲触发器）和时钟控制触发器。(2)按电路结构来分，有同步RS触发器、主从触发器、维持阻塞触发器、边沿触发器等。(3)按逻辑功能来分，有RS触发器、D触发器、JK触发器、T触发器、T′触发器等。15.1基本RS触发器

5.1.1电路结构

○由两个与非门做正反馈闭环连接而构成的，即由两个与非门交叉直接耦合而成。

○有两个输出端，一个标为Q，另一个标为，在正常情况下，这两个输出端总是逻辑互补的，即一个为0时，另一个为1。○有两个输入端和是用来加如触发信号的端子。其文字符号上面的“－”符号，表明这种触发器输入信号为低电平有效。图5.1.1用与非门构成的基本RS触发器·以Q这个输出端的状态为触发器的状态，如时称触发器为1状态;时称触发器为0状态。·在接通电源以后，如果端均未加低电平，，此时触发器若处于1状态，那么这个状态一定是稳定的；如果触发器处于0态，那么这个状态在输入端不加低电平信号时也是稳定的。·触发器在未接收低电平输入信号时，一定处于两个状态中的一个状态，无论处于哪个状态都是稳定的，即触发器具有两个(双)稳态。5.1.2基本工作原理○具有两个稳定的状态

&&2○在输入低电平信号作用下，触发器可以从一个稳态转换到另一个稳态

·假定触发器的原始稳定状态（称为初态）Q为1，·假定触发器的原始稳定状态（称为初态）Q为0，·对于上述两种情况，即使，触发器翻转后的状态保持不变。·触发器“复位”：·触发器“置位”：·触发器的“记忆功能”：一旦进入某种状态，即使，输出状态也不会改变，即触发器具有所谓的记忆能力。·“双稳态触发器”与“触发”的概念：触发器具有两个稳态并能在适当信号触发下翻转的性质，其全称应是双稳态触发器。这既说明了它有“两个稳态”，又说明两个稳态的转换需要“触发”。·脉冲控制触发：由于基本RS触发器的触发信号是采用脉冲信号，故属于脉冲控制触发。图5.1.1用与非门构成的基本RS触发器&&35.1.3逻辑功能的表示方法

○用真值表（特性表）表示

·当时：触发器保持原状态不变，称为保持功能。

·当时：触发器置0，称置0功能。

·当时：触发器置1，称置1功能。

·当时：即在，端同时加低电平，这是触发器的失效状态。因为此时Q＝＝1，破坏了Q和的逻辑互补性，而且，在两端的低电平信号同时撤消后，由于门单路延迟时间的随机性和离散性，最后究竟稳定在哪个状态是很难预知的，所以称为不定状态。在实际使用时应避免这种情况。○用逻辑符号图表示

·输入端文字，的“－”和输入端上的“小圆圈”都表示此种触发器的触发信号是低电平有效。

·图5.1.3是用或非门构成的基本RS触发器的真值表。

表5.1.1用与非门组成的基本

RS触发器的真值表图5.1.2基本与非RS触发器的逻辑符号图5.1.3b用或非门构成的基本RS触发器的真值表

图5.1.3a基本或非

RS触发器45.1.3逻辑功能的表示方法

○用时序图（波形图）来描述

·一般先设初始状态Q为0（也可以设为1），然后根据给定输入信号波形，画出响应输出端Q的波形

·这种波形图称为时序图，可直观地显示触发器的工作情况。

·在画波形图时，如与非门触发器遇到输入条件，而此后又同时出现；或非门触发器输入条件，而此后又同时出现，则Q和为不定状态，用斜实线或虚线注明，以表示触发器处于失效状态。图5.1.4基本RS触发器波形举例

5关于同步RS触发器·基本RS触发器属于异步或无时钟触发器，它的特点是：当输入的置0或置1信号一出现，输出状态就可能随之而发生变化。触发器状态的转换没有一个统一的节拍，这在数字系统中会带来许多的不便。·在实际使用中，往往要求触发器按一定的节拍动作，于是产生了同步式触发器，它属于时钟触发器。·这种触发器有两种输入端：一种是决定其输出状态的信号输入端（如RS触发器的置0、置1端R和S）；另一种是决定其动作时间的时钟脉冲（ClockPulse）输入端，简称CP输入端。·具有时钟脉冲输入端的触发器称为时钟触发器。同步时钟RS触发器是其结构中最简单的一种。5.2.1同步触发器的电路结构

同步RS触发器由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成的。如图5.2.1所示。5.2.2同步RS触发器的基本工作原理

（a）（b）图5.2.1同步RS触发器（a）用4个与非门构成的同步RS触发器（b）同步RS触发器的逻辑符号表5.2.1同步RS触发器的真值表

6＆＆＆＆QG2G１G３G４SR＆＆＆＆QG2G１G３G４SRCP图5.2.1b

同步RS触发器关于同步概念的原理说明

75.2.2同步RS触发器的基本工作原理

·当CP脉冲为低电平时，G3，G4与非门各有一个输入为CP，其输出均为高电平，即由G1，G2两个与非门构成的基本RS触发器的状态Q（G2门的输出端）保持不变，同步RS触发器不动作。·当CP脉冲为高电平时，G3，G4与非门的一个输入端为高电平，相当于非门，输入端R、S通过反相后作用在基本RS触发器上。同步RS触发器的输入、输出之间的逻辑关系如表5.2.1所示。·同步RS触发器的时钟脉冲CP只控制触发器的状态允许变化的时间，触发器的状态究竟变成0或1，还是不变是由输入端R、S决定的。·触发脉冲到来前触发器的状态称触发器的现态用Qn表示。·触发脉冲到来后触发器的状态称触发器的次态，用Qn+1表示。·在同步RS触发器中，次态Qn+1是输入信号R和S及现态Qn的函数，即Qn+1=F(R,S,Qn)。这是所谓记忆功能的表现。

（a）（b）图5.2.1同步RS触发器（a）用4个与非门构成的同步RS触发器（b）同步RS触发器的逻辑符号表5.2.1同步RS触发器的真值表

85.2.3触发器外部逻辑特性的描述方法

○描述同步触发器逻辑功能的方法，除前面介绍的真值表（特性表），符号图、时序图（波形图）以外，还可用特性方程、状态转换图（或转换表）来表示其逻辑功能。·真值表：同步RS触发器的真值表如表5.2.1所示。其功能与基本RS触发器相同，但只能在CP=1到来时状态才能翻转。·特征方程：由真值表5.2.1可知，其内容与基本RS触发器的真值表5.1.1和5.1.2相似。现将Qn+1作为输出变量，把R,S和Qn作为输入变量填入卡诺图，经化简后可得出特征方程为式中，R·S＝0是指不允许R和S同时取为1，称为约束条件。·状态转换图：将触发器两个稳态0和1用两个圆圈表似乎，用箭头表示由现态到次态转换方向，在箭头旁边用文字符号及相应信号表示实现转换所必备的输入条件，这种图称为状态转换图。其实，状态转换图与真值表是统一的，它是真值表的直观形象表示。同步RS触发器的状态转换图如图5.2.2所示。图5.2.2同步RS触发器的状态转换图

0SR0×110×0019SRQ0001111001dd111000故特征方程为：105.2.4同步RS触发器的空翻问题

○同步RS触发器虽然能按一定的时间节拍进行状态动作，但在CP=1期间，随着输入R、S发生变化，同步触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。空翻会造成节拍的混乱和系统工作的不稳定，这是同步触发器的一个缺陷。○同步RS出发器出现空翻现象有以下两种情况。（1）在CP=1期间，如果输入端的信号R、S再有变化，可能引起输出端Q翻转两次或两次以上，如图5.2.3所示。欲保证CP=1期间输出只变化1次，则要求在CP=1期间，不允许R和S的输入信号发生变化。图5.2.3同步RS触发器的空翻转现象波形举例图5.2.4同步RS触发器构成的计数器（2）当同步RS触发器接成计数状态时，容易发生空翻。所谓计数状态是指触发器对CP脉冲进行计数，即触发器在逐个CP脉冲作用下，产生0、1两个状态间的交替变化，实现二进制计数。这要求每作用一个CP脉冲，触发器只允许翻转1次，其电路如图5.2.4所示。计数脉冲加于CP端，R和S分别由Q和反馈自锁，不再外加信号。图5.2.3同步RS触发器的空翻转现象波形举例

图5.2.4同步RS触发器构成的计数器＆＆＆＆QG2G１G３G４SR计数输入11主从式触发器的特点是：电路由主触发器和从触发器两部分组成，采用主从触发的工作方式。目前广泛使用的是一种主从结构是JK触发器。其它还有D触发器、T触发器、T‘触发器。另外，各触发器间可以相互转换。5.3.1主从式RS触发器○电路结构·主从RS触发器由两个同步RS触发器构成。·下面的4个与非门G5－G8构成主触发器。·上面的4个与非门G1－G4构成从触发器。·加在主触发器上的时钟脉冲CP经过门G9反相后再加到从触发器上，即主、从两个触发器所要求的时钟脉冲彼此反相。图5.3.1主从式RS触发器

○工作原理

·当R=0、S=1时，在CP脉冲的前沿到达时（CP=1），主触发器就被置1。但主触发器的这种输出状态在CP脉冲期间并不能传送到从触发器中去，封锁了门G3，G4，从而把触发器和主触发器隔离。·只有当时钟脉冲的后沿到达时（CP=0，），门G3，G4开启，才把从触发器和主触发器接通，此时主触发器存储的信息就被传送到从触发器中去。·在CP脉冲期间，主触发器接收输入信号并把它暂存起来，而从触发器在此期间被CP＝0所封锁，保持原状态不变，只有在时钟脉冲的后沿出现后，从触发器才依据主触发器的输出状态而被置成相应的状态，而这时主触发器被CP=0所封锁，保持着刚才接收的信息不会再发生变化。·就主丛触发器的整体来说，其输出状态在时钟脉冲期间是不会发生变化的，就避免了空翻现象。·在主从RS触发器中，由于主触发器的状态在CP脉冲后沿到达后，造成从触发器接受不正确的信息。所以对于这种触发器，在CP脉冲期间仍应保持R、S信号稳定不变。＆＆＆＆＆＆＆＆＆＆1125.3.2主从JK触发器

将图5.3.1所示的主从RS触发器改接成图5.3.2的形式，即构成了主从JK触发器。从图5.3.1与图5.3.2可知，RS触发器转换到JK触发器的关系式为根据RS触发器的特征方程，可得主从JK触发器的特征方程为主从JK触发器的逻辑符号、状态转换图、真值表如下图。SD和RD输入端的圆圈表示低电平有效。而CP端的小圆圈表示在CP脉冲的后沿（下降沿）才将主触发器的状态传送到从触发器，并确定输出状态。也可以说，这种主从JK触发器是前沿输入，后沿触发。图5.3.2主从JK触发器

表5.3.1主从JK触发器真值表

图5.3.3主从JK触发器的逻辑符号及状态转换图

RD与SD分别为非同步清0与置1控制端＆＆＆＆＆＆＆＆＆＆10JK=0×11××0×1(a)逻辑符号(b)状态转换图135.3.3主从CMOS型D触发器

○电路结构及符号图5.3.4为CMOS主从型D触发器的逻辑电路图。它包含主触发器和从触发器两大部分及其控制门。主触发器由或非门G1,G2和传输门TG3组成；从触发器由或非门G3,G4和传输门TG4组成；传输门TG1、TG2分别是输入和主、从触发器之间的控制门，传输门又两个互补的时钟信号C和控制。RD,SD为异步（或称直接）复位和置位端，高电平有效，它与CP、D的状态无关。D为数据（信号）输入端，Q和为输出端。由于D为信号输入端，故称D触发器。○工作原理

当RD=SD=0时的工作情况：·CP=0时，C=0、，TG1、TG4导通，TG2、TG3截止，主、从触发器之间由TG2隔离。主触发器通过TG1接收输入信号D，使即Z1和Z2随D的状态变化，使信号锁存于主触发器；从触发器通过TG4闭环反馈自锁，保持原来Q的状态。图5.3.4CMOS主从型D触发器的逻辑电路表5.3.2D触发器的真值表

图5.3.5D触发器的状态转换图1111主触发器从触发器01D=1D=0D=1D=014·CP=1时，C=1，，TG1、TG4截止，TG2、TG3导通，输入通道被封锁。主触发器通过TG3保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态更新，即。这类触发器称为主从D触发器。·主从触发器由互补的时钟脉冲分别控制两部分，这两部分在动作时间上是错开的。·CP=0时，由主触发器接收外来信号，从触发器输出端不改变状态。·当CP=1信号到来时，从触发器才按照主触发器已翻转好的状态进行翻转，而此时不论外来信号如何变化，主触发器都不改变状态，这就避免了外来信号对输出端的直接控制，增强了抗干扰能力，克服了空翻现象。○逻辑功能由对图5.3.4的分析可知，D触发器具有锁存数据的功能，即置0置1功能。对于CMOS主从型D触发器来说，在CP上升沿到来之前的瞬间，若D=0，则当CP上升沿为1时，触发器的次态Qn+1为0；如果D=1，则次态Qn+1为1。所以D触发器的特征方程为Qn+1＝DD触发器的真值表如表5.3.2所示。其状态转换图如图5.3.5所示。图5.3.4CMOS主从型D触发器的逻辑电路表5.3.2D触发器的真值表

图5.3.5D触发器的状态转换图1111主触发器从触发器01D=1D=0D=1D=0155.3.4其他类型的触发器○

T触发器在CP脉冲的作用下，根据输入信号T情况的不同（T为1或为0），凡是具有保持和翻转功能的触发器都称为T触发器。根据T触发器逻辑功能的定义，可列T触发器的真值表，如表5.3.3所示。由真值表得T触发器的特征方程为对于T触发器来说，当T=0时，触发器保持原状态不变；当T=1时，触发器将随CP的到来而翻转，具有计数功能。因此可称其为可控翻转触发器。对比T和JK触发器的特征方程可知，当JK触发器取J=K=T，就可实现T触发器功能。

T触发器的逻辑符号如图5.3.6所示，其状态转换图如图5.3.7所示。○

T′触发器在T触发器基础上如果固定T=1，那么，每来一个CP脉冲，触发器状态都将翻转一次，构成计数工作状态，这就是T′触发器，也称为翻转触发器，其特征方程为值得注意的是，在集成触发器产品中不存在T和T′触发器，而是由其他类型的触发器连接成具有翻转功能的触发器，但其逻辑符号可单独存在，以突出其功能特点。表5.3.3T触发器的真值表

图5.3.6T触发器的逻辑符号

图5.3.7T触发器的状态转换图

0T=01101165.4边沿触发器

边沿触发器的特点是：次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，而在此之前或之后的一段时间内，输入信号状态的变化对输出状态不产生影响。边沿触发器具有工作可靠性高、抗干扰能力强、不存在空翻现象等优点。常见的边沿触发器有CP脉冲上升沿触发（如维持阻塞触发器）和CP脉冲下降沿触发（如负边沿触发器）两大类。5.4.1维持阻塞触发器

图5.4.1给出了维持阻塞D触发器的电路结构图。国产CT54LS74、CT54LS174、CT54LS374、CT54LS175、CT54LS377等就采用了这样的结构。图5.4.1维持阻塞D触发器

在图5.4.1所示电路中，驱动输入D＝D1·D2，SD为异步置位端，RD为异步复位端。连线①称为置0维持线，连线②称为阻塞置1线，连线③称为置1维持线，连线④称为阻塞置0线。下面结合分析当RD=SD=1的条件下，这几条线的作用，并介绍其正边沿触发的特点。从图5.4.1中看到，G1和G2，G3和G5，G4和G6分别组成了基本RS触发器。现在设D=0，按D触发器的功能，不论Qn是什么状态，Qn+1＝D=0，结合电路来看，CP=0期间，G3,G4输出为1，Q维持原稳态不变。因为D=0，G5也输出为1，这样G6输入端全为1，而输出为0。在CP=1的上升沿时刻，由G3,G5构成的基本RS触发器的输入条件是一端为0（因为D=0），另一端为1，所以G3输出一定是0。此时由置0维持线①将这个0送给门G5使G5维持输出1不变，D即使变了，对也没有影响。＆＆＆＆＆＆17同时在通过阻塞置1线②，保证G4,G6组成的基本RS触发器两个输入端信号全是1（一端是CP，另一端是线②），其输出状态将维持不变，=1。因为=1、=0，所以由G1,G2组成的RS触发器就一定置0。同理，如果D=1，在CP=0期间，G3,G4输出为1，门G5因输入端全为1而输出0，门G6因输入端有0而输出为1（G5的输出通过线②送给了G6），当CP=1的上升沿到来时，G4因输入端全为1而输出0。这个0一方面送给G2，使Q置1，另一方面通过置1维持线③送给G6，使G6维持输出1，G4自锁为0。保证=0不变，同时通过阻塞置0线④送给门保证=1，此时，即使D变化了，对也没有影响。这样在=0、=1前提下，G1、G2组成的基本RS触发器就一定置1，即=D=1。图5.4.1维持阻塞D触发器

综上所述，线①、②的作用是保证D=0时在CP上升沿瞬间使触发器置0，即保证在CP=1期间维持=0，=1的条件，CP上升沿过后D可任意变化；线③、④的作用是保证D=1时，在CP上升沿瞬间使触发器置1，即保证在CP=1期间维持=1、=0的条件，SP上升沿过后，D可任意变化。这种维持D触发器是属于正边沿触发器，只要在CP正边沿到来之前的极短时间内输入端D不存在干扰，触发器就会有正确的输出。所以这种触发器也具有抗干扰能力强，工作稳定可靠的特点。＆＆＆＆＆＆18图5.4.2【例5.1】的波形图

【例5.1】已知维持阻塞边沿D触发器输入CP和D信号的波形，如图5.4.2所示，试画出输出端Q和的波形。解：只要根据每一个CP上升沿到来瞬间前D的状态，就可以决定触发器每个状态，其Q和端的波形如图5.4.2所示。195.4.2负边沿JK触发器图5.4.3负边沿

JK触发器负边沿触发器的输出端是根据CP下降沿到达瞬间所处输入信号的状态来决定的。而在CP其他时刻，输入信号状态的变化对触发器状态不产生影响。下面以负边沿JK触发器为例，说明JK触发器的功能，并了解负边沿触发器的工作特点。5.4.2.1电路结构及特点图5.4.3（a）、（b）是负边