CN110071140B 在非显示区域中具有虚设图案的显示设备

(19)国家知识产权局(12)发明专利(72)发明人李知嬗高武恂朴永祐孙世完安珍星禹珉宇尹柱元李旺宇李廷洙池得明公司11018H10K59/131(2023.01)H10K59/124(2023.01)本发明涉及一种在非显示区域中具有虚设2基板，所述基板包括显示区域和非显示区域；布置在所述基板上的第一绝缘层；布置在所述第一绝缘层上的第二绝缘层；布置在所述第二绝缘层上的第三绝缘层；布置在所述显示区域中的多个像素，所述多个像素中的每一个像素包括至少一个晶体管和连接至所述至少一个晶体管的发光元件；布置在所述显示区域中的数据线，所述数据线被配置为将数据信号供应至所述多个像素中的每一个像素；布置在所述非显示区域中的布线部分，所述布线部分包括连接至所述数据线的连接线和连接至所述连接线的扇出线；以及布置在所述非显示区域中的虚设图案，所述虚设图案与所述布线部分至少部分地重其中，所述虚设图案布置在所述基板与所述第一绝缘层之间，其中，所述扇出线布置在所述虚设图案与所述连接线之间。2.根据权利要求1所述的显示设备，进一步包括：布置在所述基板与所述第一绝缘层之间的虚设有源图案，所述虚设有源图案与所述连接线至少部分地重叠。3.根据权利要求2所述的显示设备，其中，所述至少一个晶体管包括：布置在所述基板上的有源图案；布置在所述有源图案上的栅电极，所述第一绝缘层插入在所述有源图案与所述栅电极之间；连接至所述有源图案的源电极；以及连接至所述有源图案的漏电极，其中所述虚设有源图案布置在与所述有源图案相同的层上。4.根据权利要求3所述的显示设备，其中，所述连接线将所述扇出线和所述数据线彼此电连接。5.根据权利要求4所述的显示设备，其中，所述扇出线包括彼此布置在不同层上的第一其中所述第一扇出线布置在所述第二绝缘层上，并且所述第二扇出线布置在所述第一绝缘层上。6.根据权利要求5所述的显示设备，其中，所述第一扇出线通过穿过所述第三绝缘层的第一通孔电连接至所述连接线，并且其中所述第二扇出线通过穿过所述第二绝缘层和所述第三绝缘层中的每一个绝缘层的第二通孔电连接至所述连接线。7.根据权利要求5所述的显示设备，其中，所述虚设图案包括与所述第一扇出线至少部分地重叠的第一虚设线以及与所述第二扇出线至少部分地重叠的第二虚设线。8.根据权利要求7所述的显示设备，其中，所述第一虚设线布置在所述基板与所述第一3绝缘层之间，并且所述第二虚设线布置在所述第三绝缘层上。9.根据权利要求8所述的显示设备，其中，所述第一虚设线布置在与所述虚设有源图案其中所述第二虚设线布置在与所述连接线相同的层上，并且与所述连接线整体形成。10.根据权利要求9所述的显示设备，其中，所述第一虚设线通过穿过所述第一绝缘层和所述第二绝缘层的至少一个接触孔连接至所述第一扇出线。11.根据权利要求10所述的显示设备，其中，相同的信号被供应至所述第一扇出线和所述第一虚设线。12.根据权利要求9所述的显示设备，其中，所述第二虚设线通过穿过所述第二绝缘层和所述第三绝缘层的至少一个接触孔连接至所述第二扇出线。13.根据权利要求12所述的显示设备，其中，相同的信号被供应至所述第二扇出线和所述第二虚设线。14.根据权利要求8所述的显示设备，进一步包括：布置在所述第一绝缘层上并且布置在所述多个像素中的每一个像素中的扫描线和下布置在所述第二绝缘层上的上电极，所述上电极与所述下电极至少部分地重叠以形成存储电容器。15.根据权利要求14所述的显示设备，其中，所述第二扇出线布置在与所述扫描线和所其中所述第一扇出线布置在与所述上电极相同的层上。16.根据权利要求15所述的显示设备，其中，所述第一扇出线和所述第二扇出线沿着所述基板的一个方向交替设置。17.根据权利要求16所述的显示设备，其中，所述多个像素包括显示第一颜色的第一像素、显示第二颜色的第二像素和显示第三颜色的第三像素，并且其中所述第一颜色是绿色，所述第二颜色是红色并且所述第三颜色是蓝色。18.根据权利要求17所述的显示设备，其中，所述第一扇出线连接至与所述第一像素相连的数据线，并且所述第二扇出线连接至与所述第二像素和所述第三像素相连的数据线。19.根据权利要求1所述的显示设备，其中，所述布置在所述基板与所述第一绝缘层之间的虚设有源图案，所述虚设有源图案与所述连接线至少部分地重叠；第一虚设线，所述第一虚设线与所述扇出线的布置在所述第二绝缘层上的第一扇出线第二虚设线，所述第二虚设线与所述扇出线的布置在所述第一绝缘层上的第二扇出线至少部分地重叠。20.根据权利要求19所述的显示设备，其中，所述非显示区域包括扇出区域，所述扇出线布置在所述扇出区域内，并且其中所述扇出区域包括第一区域和第二区域，所述扇出线布置在所述第一区域中，所述连接线布置在所述第二区域中。21.根据权利要求19所述的显示设备，进一步包括：4布置在所述连接线上并且至少部分地覆盖所述连接线的第四绝缘层，其中所述数据线布置在所述第四绝缘层上。基板，所述基板包括显示区域和非显示区域；布置在所述基板上的第一绝缘层；布置在所述第一绝缘层上的第二绝缘层；布置在所述第二绝缘层上的第三绝缘层；布置在所述显示区域中的多个像素，所述多个像素中的每一个像素包括至少一个晶体管和连接至所述至少一个晶体管的发光元件；布置在所述显示区域中的多条数据线，所述多条数据线被配置为将数据信号供应至所述多个像素中的每一个像素；布置在所述非显示区域中的布线部分，所述布线部分包括连接至所述多条数据线中的对应数据线的多条连接线、连接至所述多条连接线中的对应连接线的第一扇出线、以及连接至所述多条连接线中的对应连接线的第二扇出线，所述第一扇出线和所述第二扇出线布布置在所述非显示区域中的虚设图案，所述虚设图案与所述布线部分至少部分地重其中所述虚设图案包括：与所述多条连接线至少部分地重叠并且布置在所述基板与所述第一绝缘层之间的虚设有源图案；与所述第一扇出线至少部分地重叠并且布置在所述基板与所述第一绝缘层之间的第与所述第二扇出线至少部分地重叠并且布置在所述第三绝缘层上的第二虚设线。23.根据权利要求22所述的显示设备，其中，所述第一虚设线布置在与所述虚设有源图其中所述第二虚设线布置在与所述多条连接线相同的层上，并且与所述多条连接线中的每一条连接线整体形成。24.根据权利要求23所述的显示设备，其中，所述第一扇出线布置在所述第二绝缘层上，并且所述第二扇出线布置在所述第一绝缘层上。25.根据权利要求24所述的显示设备，其中，所述第一虚设线通过穿过所述第一绝缘层和所述第二绝缘层的至少一个接触孔连接至所述第一扇出线。26.根据权利要求24所述的显示设备，其中，所述第二虚设线通过穿过所述第二绝缘层和所述第三绝缘层的至少一个接触孔连接至所述第二扇出线。27.根据权利要求24所述的显示设备，其中，所述第一扇出线和所述第二扇出线沿着所述基板的一个方向交替设置。5在非显示区域中具有虚设图案的显示设备[0001]相关申请的交叉引用[0002]本申请要求享有2018年1月24日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2018-0008989号的优先权和权益，该申请的公开内容通过引用全部并入本文。技术领域[0003]本公开涉及一种显示设备，并且更具体地涉及一种在该显示设备的非显示区域中具有虚设图案的显示设备。背景技术[0004]显示设备包括用于显示图像的多个像素，并且像素中的每一个像素包括多个晶体管、电容器以及连接至晶体管以驱动像素的显示元件的布线部分。每个像素中的配置可以由通过掩模而曝光光致抗蚀剂中的图案的光刻工艺来形成。[0005]因为显示设备的显示区域内的图案比非显示区域内的图案显著地密集，因此得到的在光致抗蚀剂图案中的差异可以引起其中布置多个像素的显示区域与其中未布置像素的非显示区域之间显著的密度差。特别地，在其中光致抗蚀剂图案以低密度设置的非显示区域中，在显影工艺中溶解的光致抗蚀剂的量可以比在其中光致抗蚀剂图案以较高密度设置的显示区域中光致抗蚀剂的量大。因此，施加在非显示区域上的显影液的浓度可以显著低于施加在显示区域上的显影液的浓度，并且在显示区域上的显影液与在非显示区域上的显影液之间可以存在陡峭的浓度差。[0006]在浓度中的这种差异可以引起每个区域内光致抗蚀剂的不均匀的厚度。发明内容[0007]一种显示设备，包括基板，该基板包括显示区域和非显示区域。第一绝缘层布置在基板上。第二绝缘层布置在第一绝缘层上。第三绝缘层布置在第二绝缘层上。多个像素布置在显示区域中。多个像素中的每一个像素包括至少一个晶体管和连接至该至少一个晶体管的发光元件。数据线布置在显示区域中。数据线被配置为将数据信号供应至多个像素中的每一个像素。布线部分布置在非显示区域中。布线部分包括连接至数据线的连接线和连接至连接线的扇出线。虚设图案布置在非显示区域中。虚设图案与布线部分至少部分地重叠。[0008]一种显示设备，包括基板，该基板包括显示区域和非显示区域。第一绝缘层布置在基板上。第二绝缘层布置在第一绝缘层上。第三绝缘层布置在第二绝缘层上。多个像素布置在显示区域中。多个像素中的每一个像素包括至少一个晶体管和连接至该至少一个晶体管的发光元件。多条数据线布置在显示区域中。多条数据线被配置为将数据信号供应至多个像素中的每一个像素。布线部分布置在非显示区域中。布线部分包括连接至多条数据线中的对应数据线的多条连接线。第一扇出线连接至多条连接线中的对应连接线。第二扇出线连接至多条连接线中的对应连接线。第一扇出线和第二扇出线布置在不同层上。虚设图案布置在非显示区域中。虚设图案与布线部分至少部分地重叠。虚设图案包括与多条连接线6至少部分地重叠的虚设有源图案、与第一扇出线至少部分地重叠的第一虚设线、以及与第二扇出线至少部分地重叠的第二虚设线。[0009]一种显示设备，包括具有显示区域和非显示区域的基板。多个像素布置在显示区域上。数据线布置在显示区域中。数据线被配置为将数据信号供应至多个像素中的每一个像素。布线部分布置在非显示区域中。布线部分包括连接至数据线的连接线和连接至连接线的扇出线。虚设图案布置在非显示区域中。虚设图案与布线部分至少部分地重叠。显示区域具有第一图案密度。非显示区域具有第二图案密度。第一图案密度基本上等于第二图案密度。附图说明[0010]因为通过参照结合附图进行的以下详细描述使本公开变得更好理解，因此将容易获得对本公开及其许多附带方面的更完整的了解，其中：[0011]图1是图示根据本公开的示例性实施例的显示设备的平面图；[0012]图2是图示图1的显示设备的示例的透视图；[0013]图3是图示包括在图1的显示设备中的多个像素和驱动器的示例的框图；[0014]图4是图示图3的像素之中的像素的示例的等效电路图；[0015]图5是图示图4的像素的示例的平面图；[0016]图6是沿着图5的剖面线A-A'截取的剖视图；[0017]图7是沿着图5的剖面线B-B'截取的剖视图；[0018]图8是图示图1的区域EA1的示例的放大图；[0019]图9是沿着图8的剖面线C-C'截取的剖视图；[0020]图10是沿着图8的剖面线D-D'截取的剖视图；[0021]图11是沿着图8的剖面线E-E'截取的剖视图；[0022]图12是图示与图1的区域EA1相对应的扇出区域的示例的平面图；[0023]图13是沿着图12的剖面线F-F'截取的剖视图；[0024]图14是沿着图12的剖面线G-G'截取的剖视图；[0025]图15是沿着图12的剖面线H-H截取的剖视图；[0026]图16是图示与图1的区域EA1相对应的扇出区域的示例的平面图；[0027]图17是沿着图16的剖面线I-I’截取的剖视图；[0028]图18是沿着图16的剖面线J-J’截取的剖视图；以及[0029]图19是沿着图16的剖面线K-K’截取的剖视图。具体实施方式[0030]因为在结合附图考虑时通过参照以下详细描述使本公开变得更好理解，因此将容易获得对本公开及其许多附带方面的更完整的了解。然而，本发明构思可以以许多不同形式具体化，并且不应理解为限定于本文阐述的示例性实施例。应该理解，本发明意在覆盖落入本公开的精神和范围内的所有修改、等同物和可替代方案。[0031]相同的附图标记可以表示说明书和附图中类似的元件。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。应该理解，尽管可以在本文中使用术语第一、第二、7和/或部分不应受限于这些术语。这些术语仅用于区分一个元件、部[0032]图1是图示根据本公开的示例性实施例的显示设备的平面图。图2是图示图1的显示设备的示例的透视图。[0033]参照图1和图2,显示设备可以包括基板SUB、布置在基板SUB上的多个像素PXL、连接至像素PXL的布线部分LP以及连接至布线部分LP的驱动电路板。[0034]基板SUB可以包括显示区域DA以及布置在显示区域DA的至少一侧的非显示区域NDA。[0035]基板SUB可以基本上具有矩形形状。在本公开的一些示例性实施例中，基板SUB可以包括彼此平行并且在第一方向DR1上延伸的一对较短侧边，以及彼此平行并且在第二方向DR2上延伸的一对较长侧边。[0036]然而，基板SUB的形状可以与本文所述不同，并且基板SUB可以具有各种其他形状。例如，基板SUB可以具有包括直边的封闭多边形形状、圆形、半圆形、半椭圆形等。在本公开基板SUB具有矩形形状时，在其中相邻直边相遇的部分可以由具有预定曲率的曲线替换。此形状可以被称作圆角矩形。例如，矩形形状的顶点部分可以由连接至彼此相邻的两个直边并且具有预定曲率的弯曲侧边形成。预定曲率可以取决于位置而不同地设定。例如，曲率可以取决于曲线开始处的位置和曲线的长度而变化。区域DA具有直边时，角中的至少一些角可以弯曲以形成圆角矩形。[0038]像素PXL可以布置在基板SUB的显示区域DA中。像素PXL中的每一个像素可以是用于显示图像的最小单位。像素PXL中的每一个像素可以发射白光和/或彩色光。每个像素PXL色的不同颜色的光。[0039]像素PXL中的每一个像素可以是包括有机发光层的发光元件。然而，像素PXL不限[0040]在本公开的一些示例性实施例中，像素PXL可以以包括在第一方向DR1上延伸的行和在第二方向DR2上延伸的列的矩阵形式设置。然而，像素PXL的设置不限于此，并且像素PXL可以以各种其他形式设置。例如，可以设置像素PXL使得行方向关于列方向倾斜。[0041]像素PXL可以包括用于显示绿色的第一像素G、用于显示红色的第二像素R以及用于显示蓝色的第三像素B。[0042]可以在第二方向DR2上设置第一像素G以形成第一像素列。可以在第二方向DR2上交替设置第二像素R和第三像素B以形成第二像素列。第一像素列和第二像素列可以以多个提供，并且沿着第一方向DR1交替设置。每个像素列可以连接至数据线DL。8[0043]第一像素G、第二像素R和第三像素B的设置结构可以对应于波形瓦矩阵像素PXL结构。波形瓦矩阵像素PXL结构应用了共享相邻像素PXL并且表达颜色的渲染操作，以便可以以较小数量的像素PXL实现期望的分辨率。[0044]在本公开的一些示例性实施例中，第一像素G、第二像素R和第三像素B具有相同的面积，但是根据其他方法，不同类型的像素可以具有不同面积。[0045]布线部分LP可以布置在非显示区域NDA中，并且可以连接至像素PXL。布线部分LP可以将信号供应至每个像素PXL,并且可以包括连接至数据线DL的扇出线和被配置用于将电力施加至显示区域DA的每个像素PXL的电源线。布线部分LP可以根据需要进一步包括其他线路。[0046]在本公开的一些示例性实施例中，非显示区域NDA可以进一步包括从非显示区域域ADA可以是扇出区域FTA。电连接至布置在每个像素PXL中的数据线DL的布线部分LP可以[0047]驱动器可以安装在驱动电路板上。驱动器可以通过布线部分LP将信号供应至每个像素PXL。驱动器可以包括用于将扫描信号提供至每个像素PXL的栅极驱动器、用于沿着数据线DL将数据信号提供至每个像素PXL的数据驱动器DDV、用于控制栅极驱动器和数据驱动[0048]驱动电路板可以包括连接至基板SUB的覆晶膜COF以及连接至COF的印刷电路板。[0049]COF可以处理从印刷电路板输入的各种信号，并且将处理后的信号输出至基板SUB.COF的一端可以附接至基板SUB,并且COF的另一端可以附接至印刷电路板。[0050]数据驱动器DDV可以直接安装在基板SUB上，但是数据驱动器DDV可以可替代地安装在其他位置处。例如，数据驱动器DDV可以形成在分离的芯片上，并且连接至基板SUB。在本公开的一些示例性实施例中，数据驱动器DDV可以形成在分离的芯片上并且随后安装在[0051]在本公开的一些示例性实施例中，显示设备的至少一部分可以是柔性的和/或可折叠的。例如，显示设备可以包括弯曲区域BA,以及布置在弯曲区域BA的至少一侧并且为平坦的且未折叠的平坦区域FA1和FA2。平坦区域FA1和FA2可以是柔性的或刚性的。区域FA1和FA2可以包括彼此间隔开的第一平坦区域FA1和第二平坦区域FA2,弯曲区域BA在第一平坦区域FA1与第二平坦区域FA2之间。第一平坦区域FA1可以包括显示区域DA。因此，弯曲区域BA可以与显示区域DA间隔开。[0053]当由显示设备折叠的线路被称作折叠线路时，折叠线路可以布置在弯曲区域BA其原始形状修改为另一形状，并且可以沿着一个或多个特定线路(例如折叠线路)折叠、弯曲或卷曲。如图2中所示，可以折叠显示设备以便两个平坦区域FA1和FA2彼此平行并且彼此个平坦区域FA1和FA2的面可以处于预定角度(例如锐角、直角或钝角),弯曲区域BA插入在[0054]在本公开的一些示例性实施例中，附加区域ADA可以沿着折叠线路弯曲，由此可以9至发射控制线E1至En。条发射控制线Ei的发射控制信号的至少一部分可以与供应至第(i-1)条扫描线Si-1和第1条扫描线Si的扫描信号重叠。此外，发射控制信号可以被设定为栅极截止电压(例如高电[0064]时序控制器TC可以基于外部供应的时序信号而将生成的栅极控制信号GCS1和[0066]数据控制信号DCS可以包括源起始图示连接至第j条数据线Dj、第(i-1)条扫描线Si-1、第i条扫描线Si以及第(i+1)条扫描线及存储电容器Cst。[0069]发光元件OLED的阳极电极可以经由第六晶体管T6连接至第一晶体管T1,并且发光元件OLED的阴极电极可以连接至第二电源ELVSS.发光元件OLED可以生成具有与从第一晶体管T1供应的电流量相对应的预定亮度的光。施加至电源线PL的第一电源ELVDD可以被设[0070]第一晶体管T1(例如驱动晶体管)的源电极可以经由第五晶体管T5连接至第一电源ELVDD。第一晶体管T1的漏电极可以连接至发光元件OLED的阳极电极。第一晶体管T1可以响应于第一节点N1(例如第一晶体管T1的栅电极)的电压而控制从第一电源ELVDD经由发光[0071]第二晶体管T2(例如开关晶体管)可以连接在第j条数据线Dj与第一晶体管T1的源电极之间。第二晶体管T2的栅电极可以连接至第i条扫描线Si。当扫描信号被施加至第i条扫描线Si时，第二晶体管T2可以导通以将第j条数据线Dj电连接至第一晶体管T1的源电极。[0072]第三晶体管T3可以连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极可以连接至第i条扫描线Si。当扫描信号被供应至第i条扫描线Si时，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接至第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以具有二极管连接的状态。[0073]第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以连接至第(i-1)条扫描线Si-1。当扫描信号被供应至第(i-1)条扫描线Si-1时，第四晶体管T4可以导通以将初始化电源Vint的电压传送至第一节点N1。初始化电源Vint可以被设定为比数据信号低的电压。[0074]第五晶体管T5可以连接在第一电源ELVDD与第一晶体管T1的源电极之间。第五晶体管T5的栅电极可以连接至第i条发射控制线Ei。第五晶体管T5可以在发射控制信号被供应至第i条发射控制线Ei时截止，并且可以在其他情况下导通。[0075]第六晶体管T6可以连接在第一晶体管T1的漏电极与发光元件OLED的阳极电极之间。第六晶体管T6的栅电极可以连接至第i条发射控制线Ei。第六晶体管T6可以在发射控制信号被供应至第i条发射控制线Ei时截止，并且可以在其他情况下导通。[0076]第七晶体管T7可以连接在初始化电源Vint与发光元件OLED的阳极电极之间。第七晶体管T7的栅电极可以连接至第(i+1)条扫描线Si+1。当扫描信号被提供至第(i+1)条扫描线Si+1时，第七晶体管T7可以导通以将初始化电源Vint的电压传送至发光元件OLED的阳极电极。[0077]存储电容器Cst可以连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst可以存储与数据信号相对应的电压和第一晶体管T1的阈值电压。[0078]图5是图示图4的像素的示例的平面图。图6是沿着图5的剖面线A-A'截取的剖视图。图7是沿着图5的剖面线B-B'截取的剖视图。[0079]在图5至图7中，三条扫描线Si-1、Si和Si+1、发射控制线Ei、电源线PL以及数据线Dj连接至设置在第i行和第j列处的单个像素PXL。[0080]为了便于对图5至图7进行解释，第(i-1)行的扫描线被称作第(i-1)条扫描线Si-1,第i行的扫描线被称作第i条扫描线Si,第(i+1)行的扫描线被称作第(i+1)条扫描线Si+1,第i行的发射控制线被称作发射控制线Ei,第j列的数据线被称作数据线Dj,并且第j列的电源线被称作电源线PL。11[0081]参照图4至图7,显示设备可以包括基板SUB、布线部分以及像素PXL。[0082]基板SUB可以包括被配置为透射光的透明绝缘材料。基板SUB可以是刚性基板或柔性基板。刚性基板可以包括玻璃、石英、玻璃-陶瓷和/或结晶玻璃。柔性基板可以是包括聚合物有机材料和/或塑料的膜基板。例如，柔性基板可以由聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚荼二甲酸乙二醇酯(PEN)、聚苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)、三醋酸纤维素(TAC)、和/或醋酸丙酸纤维素(CAP)形成。此外，柔性基板可以包括玻璃纤维增强塑料(FRP)。[0083]应用于基板SUB的材料可以优选地具有足够耐热性，以在显示设备的制造工艺中支持高处理温度。在本公开的一些示例性实施例中，基板SUB可以完全地或至少部分地是柔[0084]布线部分可以将信号提供至像素PXL,并且可以包括扫描线Si-1、Si和Si+1、数据[0085]扫描线Si-1、Si和Si+1可以在第一方向DR1上延伸。扫描线Si-1、Si和Si+1可以沿着与第一方向DR1交叉的第二方向DR2顺序地设置。扫描信号可以施加至扫描线Si-1、Si和Si+1。例如，第(i-1)个扫描信号可以施加至第(i-1)条扫描线Si-1,第i个扫描信号可以施加至第i条扫描线Si,并且第(i+1)个扫描信号可以施加至第(i+1)条扫描线Si+1。[0086]在本公开的一些示例性实施例中，示出三条扫描线Si-1、Si和Si+1以用于将扫描信号施加至像素PXL,但是可以使用其他数量的扫描线。例如，扫描信号可以通过两条扫描线Si-1和Si施加至像素PXL。在该示例中，在两条扫描线Si-1和Si之中的第i条扫描线Si可以分支成两条线，并且分支的第i条扫描线Si可以连接至不同晶体管。例如，第i条扫描线Si可以包括与第(i-1)条扫描线Si-1相邻的上第i扫描线，以及比上第i扫描线距离第(i-1)条扫描线Si-1远的下第i扫描线。1)条扫描线Si+1之间。发射控制线Ei可以与第(i+1)条扫描线Si+1和第i条扫描线Si间隔开。发射控制信号可以施加至发射控制线Ei。[0088]数据线Dj可以在第二方向DR2上延伸，并且可以沿着第一方向DR1顺序地设置。数据信号可以施加至数据线Dj。ELVDD可以施加至电源线PL。[0090]初始化电源线IPL可以沿着第一方向DR1延伸。初始化电源线IPL可以布置在第(i+1)条扫描线Si+1与下一行像素的第(i-1)条扫描线Si-1之间。初始化电源Vint可以施加至初始化电源线IPL。[0091]像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst以及发光元件[0093]第一栅电极GE1可以连接至第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。第一连接线CNL1可以连接第一栅电极GE1、第三漏电极DE3以及第四漏电极DE4。第一连接线CNL1的一端可以通过第一接触孔CH1连接至第一栅电极GE1,并且第一连接线CNL1的另一端可以通过第二接触孔CH2连接至第三漏电极DE3和第四漏电极DE4。[0094]在本公开的一些示例性实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1中的每一个可以由其中未掺杂杂质或者掺杂杂质的半导体层形成。例如，第一源电极SE1和第一漏电极DE1可以由采用杂质掺杂的半导体层形成，并且第一有源图案ACT1可以包括其中未掺杂杂质的半导体层。[0095]第一有源图案ACT1可以具有主要在预定方向上延伸的条形形状，并且可以沿着所延伸的纵向方向被弯曲一次或多次。当在平面图上观察时，第一有源图案ACT1可以与第一栅电极GE1重叠。可以通过将第一有源图案ACT1形成为长的而使得第一晶体管T1的沟道区域相对长。因此，可以加宽施加至第一晶体管T1的栅电压的驱动范围。由此，可以精细地控制从有机发光元件OLED发射的光的灰度级。[0096]第一源电极SE1可以连接至第一有源图案ACT1的一端。第一源电极SE1可以连接至第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5。第一漏电极DE1可以连接至第一有源图案ACT1的另一端。第一漏电极DE1可以连接至第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6。[0097]第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2以及第二漏电极DE2。[0098]第二栅电极GE2可以连接至第i条扫描线Si。第二栅电极GE2可以是第i条扫描线Si的一部分或者可以从第i条扫描线Si突出。[0099]在本公开的一些示例性实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2中的每一个可以由已经掺杂或尚未掺杂的半导体层形成。例如，第二源电极SE2和第二漏电极DE2可以由采用杂质掺杂的半导体层形成，并且第二有源图案ACT2可以包括其中未掺杂杂质的半导体层。[0100]第二有源图案ACT2可以对应于与第二栅电极GE2重叠的一部分。第二源电极SE2可以具有连接至第二有源图案ACT2的一端，以及通过第六接触孔CH6连接至数据线Dj的另一第一源电极SE1和第五晶体管T5的第五漏电极DE5的另一端。[0101]第三晶体管T3可以具有被配置为防止漏电流的双栅结构。例如，第三晶体管T3可以包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a可以包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a以及第3a漏电极DE3a。第3b晶体管T3b可以包括第3b栅电极极GE3a和第3b栅电极GE3b被称作第三栅电极GE3,第3a有源图案ACT3a和第3b有源图案ACT3b被称作第三有源图案ACT3,第3a源电极SE3a和第3b源电极SE3b被称作第三源电极SE3,并且第3a漏电极DE3a和第3b漏电极DE3b被称作第三漏电极DE3。[0102]第三栅电极GE3可以连接至第i条扫描线Si。第三栅电极GE3可以是第i条扫描线Si的一部分或者可以从第i条扫描线Si突出。[0103]第三有源图案ACT3、第三源电极SE3和第三漏电极DE3中的每一个可以由已经掺杂或尚未掺杂的半导体层形成。例如，第三源电极SE3和第三漏电极DE3可以由采用杂质掺杂的半导体层形成，并且第三有源图案ACT3可以包括其中未掺杂杂质的半导体层。第三有源图案ACT3可以对应于与第三栅电极GE3重叠的一部分。以连接至第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极有源图案ACT4a和第4b有源图案ACT4b被称作第四有源图案ACT4,第4a源电极SE4a和第4b源电极SE4b被称作第四源电极SE4,并且第4a漏电极DE4a和第4b漏电极DE4b被称作第条扫描线Si-1的一部分或者可以从第(i-1)条扫描线Si-1突出。源图案ACT4可以对应于与第四栅电极GE4重以连接至第(i-1)行的像素PXL的初始化电源线IPDE5可以由其中未掺杂杂质的半导体层形成。第五有源图案ACT5可以对应于与第五栅电极以通过第五接触孔CH5连接至电源线PL。第六漏电极DE6。[0113]第六栅电极GE6可以连接至发射控制线Ei。第六栅电极GE6可以是发射控制线Ei的一部分或者可以从发射控制线Ei突出。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6中的每一个由掺杂或未掺杂的半导体层形成。例如，第六源电极SE6和第六漏电极DE6可以由采用杂质掺杂的半导体层形成，并且第六有源图案ACT6可以由其中未掺杂杂质的半导体层形成。第六有源图案ACT6可以对应于与第六栅电极GE6重叠的一部分。[0114]第六源电极SE6的一端可以连接至第六有源图案ACT6。第六源电极SE6的另一端可以连接至第一晶体管T1的第一漏电极DE1以及第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端可以连接至第六有源图案ACT6。第六漏电极DE6的另一端可以连接至第七晶体管T7的第七源电极SE7。[0115]第七晶体管T7可以包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7以及第七漏电极DE7。[0116]第七栅电极GE7可以连接至第(i+1)条扫描线Si+1。第七栅电极GE7可以是第(i+1)条扫描线Si+1的一部分或者可以从第(i+1)条扫描线Si+1突出。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7中的每一个可以由掺杂或未掺杂的半导体层形成。例如，第七源电极SE7和第七漏电极DE7可以由采用杂质掺杂的半导体层形成，并且第七有源图案ACT7可以由其中未掺杂杂质的半导体层形成。第七有源图案ACT7可以对应于与第七栅电极GE7重叠的一部分。[0117]第七源电极SE7的一端可以连接至第七有源图案ACT7。第七源电极SE7的另一端可以连接至第六晶体管T6的第六漏电极DE6。第七漏电极DE7的一端可以连接至第七有源图案置在第(i+1)行中的像素PXL的第四晶体管T4的第四源电极SE4.第七漏电极DE7可以通过辅四晶体管T4的第四源电极SE4。[0118]存储电容器Cst可以包括下电极LE和上电极UE。下电极LE可以是第一晶体管T1的第一栅电极GE1。[0119]当在平面图中观察时，上电极UE可以与下电极LE重叠并且覆盖下电极LE。可以通过增大上电极UE和下电极LE的重叠区域而增加存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在本公开的一些示例性实施例中，与第一电源的电压可以施加至上电极UE。上电极UE可以在其中形成第一接触孔CH1的区域中具有开口[0121]第一电极AD可以布置在对应于像素PXL的发光区域中。第一电极AD可以通过第七接触孔CH7和第十接触孔CH10连接至第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第二连接线CNL2和桥接图案BRP可以布置在第七接触孔CH7与第十接触孔CH10之间，以便第六漏电极DE6和第七源电极SE7可以连接至第一电极AD。[0122]下文中，将参照图5至图7描述根据本公开的示例性实施例的显示设备的结构。[0124]缓冲层BFL可以防止杂质扩散至第一晶体管T1至第七晶体管T7中。缓冲层BFL可以是单层，但是可以可替代地包括两个或更多层。当缓冲层BFL包括多层时，每个层可以由相同的材料或不同材料形成。可以取决于基板SUB的材料和/或工艺条件而省略缓冲层BFL。可以包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可以由半导体材料形成。[0126]栅极绝缘层GI可以布置在缓冲层BFL和有源图案ACT上。栅极绝缘层GI可以是包含无机材料的无机绝缘层。例如，栅极绝缘层GI可以包括氮化硅、氧化硅和/或氮氧化硅。[0127]第(i-1)条扫描线Si-1、第i条扫描线Si、第(i+1)条扫描线Si+1、发射控制线Ei以及第一栅电极GE1至第七栅电极GE7可以布置在栅极绝缘层GI上。第一栅电极GE1可以是存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i条扫描线Si整体形成。第四栅电极GE4可以与第(i-1)条扫描线Si-1整体形成，并且第七栅电极GE7可以与第(i+1)条扫描线Si+1整体形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei整体形[0128]第一绝缘层IL1可以布置在其上布置了扫描线Si-1、Si和Si+1等的基板SUB上。[0129]存储电容器Cst的上电极和初始化电源线IPL可以布置在第一绝缘层IL1上。上电极UE可以覆盖下电极LE。上电极UE可以与下电极LE一起形成存储电容器Cst,第一绝缘层[0130]第二绝缘层IL2可以布置在其上布置了上电极UE和初始化电源线IPL的基板SUB[0131]第一连接线CNL1和第二连接线CNL2以及辅助连接线AUX可以布置在第二绝缘层IL2上。[0132]第一连接线CNL1可以通过顺序地穿过第一绝缘层IL1和第二绝缘层IL2的第一接触孔CH1连接至第一栅电极GE1。第一连接线CNL1通过顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第二接触孔CH2电连接至第三漏电极DE3和第四漏电极DE4。一电极AD的介质。第二连接线CNL2可以通过顺序地穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第七接触孔CH7电连接至第六漏电极DE6和第七源电极SE7。[0134]辅助连接线AUX可以通过穿过第二绝缘层IL2的第八接触孔CH8连接至初始化电源线IPL。辅助连接线AUX可以通过穿过栅极绝缘层GI以及第一绝缘层IL1和第二绝缘层IL2的第九接触孔CH9电连接至第(i-1)行中像素PXL的第四源电极SE4和第七漏电极DE7。[0135]在本公开的一些示例性实施例中，如图中所示，第一连接线CNL1和第二连接线[0136]第三绝缘层IL3可以布置在第一连接线CNL1和第二连接线CNL2以及辅助连接线AUX上。第三绝缘层IL3可以是包含无机材料的无机绝缘层或者包含有机材料的有机绝缘层。在本公开的一些示例性实施例中，第三绝缘层IL3可以是有机绝缘层。第三绝缘层IL3可以是如图中所示的单层，但是可以使用其他设置。例如，第三绝缘层IL3由多层形成时，第三绝缘层IL3可以具有其中多个无机绝缘层和多个有机绝缘层交替堆叠的结构。例如，第三绝缘层IL3可以具有其中第一有机绝缘层、无机绝缘层和第二有机绝缘层顺序地堆叠的结构。[0137]桥接图案BRP、数据线Dj和电源线PL可以每个布置在第三绝缘层IL3上。[0138]桥接图案BRP可以通过穿过第三绝缘层IL3的第十接触孔CH10连接至第二连接线[0139]数据线Dj可以通过穿透栅极绝缘层GI以及第一绝缘层IL1至第三绝缘层IL3的第六接触孔CH6电连接至第二源电极SE2。如图7中所图示，数据线Dj可以布置在第三绝缘层IL3上，但是可以使用其他设置。例如，数据线Dj可以布置在第二绝缘层IL2上以及布置在与[0140]电源线PL可以通过穿过第二绝缘层IL2和第三绝缘层IL3的第三接触孔CH3和第四接触孔CH4连接至上电极UE。电源线PL可以通过穿过栅极绝缘层GI以及第一绝缘层IL1至第三绝缘层IL3的第五接触孔CH5电连接至第五源电极SE5。如图6中所图示，电源线PL可以布置在第三绝缘层IL3上，但是可以使用其他设置。例如，电源线PL可以布置在第二绝缘层IL2上以及布置在与第一连接线CNL1和第二连接线CNL2相同的层上。接线CNL2,因此第一电极AD可以通过桥接图案BRP和第二连接线CNL2最终连接至第六漏电极DE6和第七源电极SE7。[0142]像素限定层PDL可以布置在其上形成第一电极AD的基板SUB上，以限定对应于每个[0143]发光层EML可以布置在第一电极AD的暴露的上表面上。第二电极CD可以布置在发[0145]发光层EML可以布置在第一电极AD的暴露的上表面上。发光层EML可以具有包括至少光生成层的多层薄膜结构。例如，发光层EML可以包括用于注入空穴的空穴注入层、用于增加空穴和电子复合机会的空穴传输层、用于通过注入的电子和空穴的复合而发光的光生成层、用于抑制未在光生成层中耦合的空穴的移动的空穴阻挡层、用于将电子平滑地传输至光生成层的电子传输层、以及用于注入电子的电子注入层。[0146]在光生成层中生成的光的颜色可以是红色、绿色、蓝色和白色中的一种，但是也可以生成其他颜色。例如，在发光层EML的光生成层中生成的光的颜色可以是品红色、青色和黄色中的一种。[0147]空穴注入层、空穴传输层、空穴阻挡层、电子传输层以及电子注入层可以是在相邻发光区域中彼此连接的公共层。[0148]覆盖第二电极CD的薄膜封装TFE可以布置在第二电极CD上。[0149]薄膜封装TFE可以由单层构成，但是可以可替代地包括多层。薄膜封装TFE可以包括覆盖发光元件OLED的多个绝缘层。例如，薄膜封装TFE可以包括多个无机层和多个有机层。例如，薄膜封装TFE可以具有其中无机层和有机层交替堆叠的结构。在本公开的一些示例性实施例中，薄膜封装TFE可以是布置在发光元件OLED上并且通过密封剂接合至基板SUB的封装基板。[0150]显示设备可以进一步包括布置在薄膜封装TFE上的触摸传感器。触摸传感器可以在发射图像的方向上布置在基板SUB的表面上以接收用户的触摸输入。输入至显示设备的触摸事件可以通过用户的手或另一输入工具识别。[0151]触摸传感器可以由互电容方法驱动。互电容方法感测由于两个触摸感测电极之间的相互作用而引起的电容变化。此外，触摸传感器可以由自电容方法驱动。自电容方法使用以矩阵形式设置的触摸感测电极以及连接至触摸感测电极中的每一个的感测线，以感测被触摸的区域中感测电极的电容变化。[0152]触摸传感器可以包括触摸感测电极、连接至触摸感测电极的感测线以及连接至感测线的端部的焊盘部分。[0153]用于保护触摸传感器的暴露表面的窗口可以布置在触摸传感器上。窗口透射来自基板SUB的图像并且保护显示设备免受外部冲击。因此，可以防止显示设备由于外部冲击而破损或故障。[0154]图8是图示图1的区域EA1的示例的放大图。图9是沿着图8的剖面线C-C'截取的剖视图。图10是沿着图8的剖面线D-D'截取的剖视图。图11是沿着图8的剖面线E-E'截取的剖视图。[0155]图8至图11示出基板的扇出区域中线路之间的连接关系。为了便于解释，图示连接至显示区域的数据线的连接线以及连接了连接线和驱动器的扇出线。[0157]多个像素PXL可以布置在显示区域DA中。[0158]像素PXL中的每一个可以包括第一晶体管T1至第七晶体管T7,以及连接至第一晶体管T1至第七晶体管T7以发光的发光元件[0159]像素PXL可以以矩阵形式设置。例如，像素PXL可以由在显示区域DA中的多个像素行和多个像素列构成。像素行可以包括在第一方向DR1上设置的多个像素PXL,并且可以在第一方向DR1上延伸。像素列可以包括在第二方向DR2上设置的多个像素PXL,并且可以在第二方向DR2上延伸。像素列可以在第一方向DR1上排列。[0160]在本公开的一些示例性实施例中，像素PXL可以包括用于显示绿色的第一像素G、用于显示红色的第二像素R以及用于显示蓝色的第三像素B。[0161]第一像素G可以在第二方向DR2上设置以形成第一像素列。第二像素R和第三像素B可以在第二方向DR2上交替设置以形成第二像素列。第一像素列和第二像素列可以以多个提供，并且沿着第一方向DR1交替设置。每个像素列可以连接至数据线DL。[0162]第一晶体管T1可以包括第一有源图案ACT1、第一栅电极GE1、第一源电极SE1以及第一漏电极DE1。第二晶体管T2可以包括第二有源图案ACT2、第二栅电极GE2、第二源电极源电极SE3以及第三漏电极DE3。第四晶体管T4可以包括第四有源图案ACT4、第四栅电极栅电极GE5、第五源电极SE5以及第五漏电极DE5。第六晶体管T6可以包括第六有源图案源图案ACT7、第七栅电极GE7、第七源电极SE7以及第七漏电极DE7。[0163]非显示区域NDA可以包括被配置用于将来自数据驱动器DDV的信号施加至像素PXL的布线部分LP。布线部分LP可以布置在非显示区域NDA的扇出区域FTA中。布线部分LP可以包括多条连接线CL和多条扇出线FL。[0164]在本公开的一些示例性实施例中，扇出区域FTA可以包括其中设置了扇出线FL的第一区域I和其中设置了连接线CL的第二区域II。第一区域I可以是与在扇出区域FTA中的数据驱动器DDV相邻的区域，并且第二区域II可以是在扇出区域FTA中比第一区域I距离数[0165]每条连接线CL可以是用于电连接布置在显示区域DA中的一条数据线DL和对应扇出线FL的介质。例如，每条连接线CL的一端可以连接至对应的一条数据线DL,并且每条连接线CL的另一端可以连接至对应的一条扇出线FL。每条连接线CL的一端可以通过分离的接触电极电连接至对应数据线DL,但是可以使用其他设置。例如，每条连接线CL的一端可以与对应数据线DL整体形成，并且可以直接电连接至对应数据线DL。[0166]在扇出区域FTA的第二区域II中，连接线CL可以在第二方可以近似地在第二方向DR2上延伸，并且在相邻连接线CL之间的间距可以在第二方向DR2上变得更窄。[0167]扇出线FL中的每一条可以电连接至对应的一条连接线CL和数据驱动器DDV。例如，每条扇出线FL的一端可以连接至对应连接线CL,并且每条扇出线FL的另一端可以连接至数终供应至显示区域DA的对应的一条数据线DL。[0168]在本公开的一些示例性实施例中，扇出线FL可以包括第一扇出线FL1和第二扇出置在基板SUB上的第一绝缘层IL1上，并且第二扇出线FL2可以布置在第一绝缘层IL1之下。当在平面图上观察时，第一扇出线FL1和第二扇出线FL2可以交替设置。[0169]第一扇出线FL1可以连接至第一像素列中的数据线DL。第二扇出线FL2可以连接至第二像素列中的数据线DL。[0170]非显示区域NDA的布线部分LP以及显示区域DA的像素PXL可以通过使用光致抗蚀剂图案的掩模工艺形成。[0171]连接至第一晶体管T1至第七晶体管T7的信号线以及设置在显示区域DA中的每个像素PXL中的第一晶体管T1至第七晶体管T7可以通过使用光致抗蚀剂图案的掩模工艺形成。信号线可以包括扫描线(参见图5中的Si-1、Si和Si+1)、发射控制线(参见图5中的Ei)、数据线DL以及电源线(参见图5中的PL)等。[0172]在非显示区域NDA中，布置在扇出区域FTA中的布线部分LP可以通过使用光致抗蚀剂图案的掩模工艺形成。[0173]如上所述，在其中图像被显示的显示区域DA中，使用光致抗蚀剂图案形成的结构的数量可以多于在非显示区域NDA中使用光致抗蚀剂图案形成的结构的数量。光致抗蚀剂图案的密度可以取决于基板SUB的区域而改变。例如，掩模工艺中使用的光致抗蚀剂图案可[0174]在其中光致抗蚀剂图案以低密度设置的非显示区域NDA中，在显影工艺中溶解的光致抗蚀剂的量可以比在其中光致抗蚀剂图案以高密度设置的显示区域DA中光致抗蚀剂的量大。因此，施加在非显示区域NDA上的显影剂可以具有降低的浓度，并且可能出现在非以通过扩散原理朝向低浓度显影剂移动。因此，非显示区域NDA的光致抗蚀剂图案过显影(例如以超过适当的量显影),并且显示设备的厚度变得不均匀。该厚度的不均匀可以引起[0175]在本公开的一些示例性实施例中，虚设图案可以布置在非显示区域NDA中，以补偿在显示区域DA与非显示区域NDA之间的光致抗蚀剂图案的密度差。因此，光致抗蚀剂图案的[0176]在本公开的一些示例性实施例中，虚设图案可以是虚设有源图案DACT。[0177]虚设有源图案DACT可以布置在扇出区域FTA的第二区域II中。虚设有源图案DACT可以浮置。虚设有源图案DACT的形状可以如图8中所示为矩形形状，但是虚设有源图案DACT形等。出为与多条连接线CL的一部分重叠，但是可以使用其他设置。在本公开的一些示例性实施例中，虚设有源图案DACT可以布置在第二区域II中，以便于与多条连接线CL的每一条重叠。虚设有源图案DACT可以在使显示区域DA和非显示区域NDA的光致抗蚀剂图案的密度均匀化的范围内，部分地或完全地连接至连接线CL。[0179]虚设有源图案DACT可以布置在基板SUB上的缓冲层BFL上。缓冲层BFL可以是提供在显示区域DA中的缓冲层(参见图6中的BFL)。本公开的一些示例性实施例中，虚设有源图案DACT可以包括与第一有源图案ACT1至第七有源图案ACT7相同的材料，并且可以布置在与第一有源图案ACT1至第七有源图案ACT7相同的层上。[0181]栅极绝缘层GI可以布置在虚设有源图案DACT上。栅极绝缘层GI可以是包含无机材[0182]第二扇出线FL2可以布置在栅极绝缘层GI上。在本公开的一些示例性实施例中，第二扇出线FL2可以包括与每个像素PXL中的扫描线Si-1、Si和Si+1、发射控制线Ei相同的材料，并且可以布置在与扫描线Si-1、Si和以布置在与第一栅电极GE1至第七栅电极GE7相同的层上。[0183]第一绝缘层IL1可以布置在第二扇出线FL2上。第一绝缘层IL1可以包括与栅极绝缘层GI相同的材料，但是可以使用其他材料。[0184]第一扇出线FL1可以布置在第一绝缘层IL1上。在本公开的一些示例性实施例中，第一扇出线FL1可以包括与布置在每个像素PXL中的存储电容器Cst的上电极UE相同的材料，并且可以布置在与上电极UE相同的层上。此外，第一扇出线FL1可以包括与布置在每个像素PXL中的初始化电源线IPL相同的材料，并且可以布置在与初始化电源线IPL相同的层[0185]第二绝缘层IL2可以布置在第一扇出线FL1上。第二绝缘层IL2可以包括与第一绝缘层IL1和栅极绝缘层GI相同的材料，但是可以使用其他材料。[0186]连接线CL可以布置在第二绝缘层IL2上。在本公开的一些示例性实施例中，连接线CL可以包括与布置在每个像素PXL中的第一连接线CNL1和第二连接线CNL2相同的材料，并且可以布置在与第一连接线CNL1和第二连接线CNL2相同的层上。[0187]在本公开的一些示例性实施例中，如图10中所图示，第一扇出线FL1可以通过穿过出线FL1的数据信号可以传送至电连接至第一扇出线FL1的连接线CL。结果是，传输至连接线CL的数据信号可以最终施加至对应于连接线CL的数据线DL。[0188]如图11中所图示，第二扇出线FL2可以通过顺序地穿过第一绝缘层IL1和第二绝缘层IL2的第二通孔TH2电连接至对应连接线CL。因此，从数据驱动器DDV施加至第二扇出线FL2的数据信号可以传送至电连接至第二扇出线FL2的连接线CL。结果是，传输至连接线CL的数据信号可以最终施加至对应于连接线CL的数据线DL。[0189]第三绝缘层IL3可以布置在连接线CL上。第三绝缘层IL3可以布置在显示区域DA[0190]在本公开的一些示例性实施例中，虚设有源图案DACT可以由与包括在每个像素PXL中的第一有源图案ACT1至第七有源图案ACT7相同的工艺形成。例如，虚设有源图案DACT可以以与第一有源图案ACT1至第七有源图案ACT7相同的方式通过使用光致抗蚀剂图案的掩模工艺添加至扇出区域FTA。[0191]由于将分离的光致抗蚀剂图案添加至非显示区域NDA以在扇出区域FTA中形成虚设有源图案DACT,因此可以增大非显示区域NDA中光致抗蚀剂图案的密度。因此，可以使得非显示区域NDA中光致抗蚀剂图案的密度类似于显示区域DA中光致抗蚀剂图案的密度。可以在一范围内以各种形状形成虚设有源图案DACT,在该范围中，可以通过加宽与连接线CL重叠的区域而增大非显示区域NDA中光致抗蚀剂图案的密度。[0192]如上所述，根据本公开的示例性实施例的显示设备可以包括在非显示区域NDA中的虚设有源图案DACT,以便可以防止由于在显示区域DA与非显示区域NDA之间的密度差而[0193]图12是图示与图1的区域EA1相对应的扇出区域的示例的平面图。图13是沿着图12的剖面线F-F'截取的剖视图。图14是沿着图12的剖面线G-G'截取的剖视图。图15是沿着图12的剖面线H-H'截取的剖视图。相同的附图标记可以指与上面关于图1至图11描述的元件相同或相似的元件，并且可以假设任何省略的细节可以至少类似于上面关于对应元件描述的元件。[0194]图12至图15示出基板的扇出区域中线路之间的连接关系。为了便于解释，图示连接至显示区域的数据线的连接线以及连接了连接线和驱动器的扇出线。[0195]参照图1至图7以及图12至图15,基板SUB可以包括显示区域DA和非显示区域NDA。[0196]多个像素PXL可以布置在显示区域DA中。每个像素PXL可以包括第一晶体管T1至第七晶体管T7、连接至第一晶体管T1至第七晶体管T7以用于发光的发光元件OLED、以及用于将信号传送至第一晶体管T1至第七晶体管T7的信号线。信号线可以包括扫描线(参见图5中的Si-1、Si、Si+1)、发射控制线(参见图5中的Ei)、数据线DL以及电源线(参见图5中的PL)[0197]非显示区域NDA可以包括其中设置多条连接线CL和多条扇出线FL的扇出区域FTA。在本公开的一些示例性实施例中，扇出区域FTA可以包括其中设置了连接线CL的第二区域II和其中设置了扇出线FL的第一区域I。[0198]连接线CL中的每一条可以是用于电连接布置在显示区域DA中的一条数据线DL和对应扇出线FL的介质。连接线CL可以在第二区域II中在第二方向DR2上延伸，并且在相邻连接线CL之间的间距可以在第二方向DR2上变得更窄。[0199]扇出线FL中的每一条可以是用于电连接对应连接线CL和数据驱动器DDV的介质。例如，每条扇出线FL的一端可以连接至对应连接线CL,并且每条扇出线FL的另一端可以连接至数据驱动器DDV。因此，来自数据驱动器DDV的线CL最终提供至对应的一条数据线DL。[0200]在本公开的一些示例性实施例中，扇出线FL可以包括第一扇出线FL1和第二扇出置在基板SUB上的第一绝缘层IL1上，并且第二扇出线FL2可以布置在第一绝缘层IL1之下。当在平面图上观察时，第一扇出线FL1和第二扇出线FL2可以交替设置。[0201]第一扇出线FL1可以连接至第一像素列中的数据线DL,在第一像素列中，在像素PXL之中发射绿色光的第一像素G在第二方向DR2上设置。第二扇出线FL2可以连接至第二像素列中的数据线DL。第二像素列可以拥有具有在第二方向DR2上设置的第二像素R的列以及具有在第二方向DR2上设置的第三像素B的列。具有第二像素R的列和具有第三像素B的列可以在第一方向DR1上交替设置。[0202]扇出区域FTA可以进一步包括与扇出线FL重叠的虚设图案，以使得非显示区域NDA的光致抗蚀剂图案的密度类似于显示区域DA的光致抗蚀剂图案的密度。[0203]在本公开的一些示例性实施例中，虚设图案可以是包括第一虚设线DFL1和第二虚设线DFL2的虚设线DFL。在本公开的一些示例性实施例中，第一虚设线DFL1和第二虚设线DFL2可以布置在不同层中。[0204]第一虚设线DFL1可以布置在扇出区域FTA的第一区域I中，并且可以沿着第二方向DR2延伸。当在平面图中观察时，第一虚设线DFL1可以与第一扇出线FL1重叠。第一虚设线DFL1可以与第一扇出线FL1部分地重叠，但是可以使用其他设置。例如，第一虚设线DFL1可以与第一扇出线FL1完全地重叠。[0205]在本公开的一些示例性实施例中，第一虚设线DFL1和第一扇出线FL1可以布置在不同层上。第一虚设线DFL1和第一扇出线FL1可以彼此重叠，第一绝缘层IL1和在第一绝缘层IL1之下的栅极绝缘层GI插入在第一虚设线DFL1与第一扇出线FL1之间。第一虚设线DFL1可以布置在第一扇出线FL1之下。[0206]第二虚设线DFL2可以布置在扇出区域FTA的第一区域I中，并且可以在第二方向DR2上延伸。当在平面图中观察时，第二虚设线DFL2可以与第二扇出线FL2重叠。第二虚设线DFL2可以与第二扇出线FL2部分地重叠，但是可以使用其他设置。例如，第二虚设线DFL2可以与第二扇出线FL2完全地重叠。[0207]在本公开的一些示例性实施例中，第二虚设线DFL2和第二扇出线FL2可以布置在不同层上。第二虚设线DFL2和第二扇出线FL2可以彼此重叠，第一绝缘层IL1和在第一绝缘层IL1上的第二绝缘层IL2插入在第二虚设线DFL2与第二扇出线FL2之间。第二虚设线DFL2可以布置在第二扇出线FL2上。第二虚设线DFL2可以被设计为沿着第一方向DR1具有比第二扇出线FL2的宽度大的宽度，以完全地覆盖第二扇出线FL2,但是可以使用其他设置。例如，第二虚设线DFL2可以被设计为具有与第二扇出线FL2相同的宽度。[0208]下文中，将根据参照图13至图15的堆叠顺序描述第一虚设线DFL1和第二虚设线[0209]首先，缓冲层BFL可以布置在基板SUB上。[0210]第一虚设线DFL1可以布置在缓冲层B晶硅、氧化物半导体等的半导体图案。在本公开的一些示例性实施例中，第一虚设线DFL1可以由与分别包括在第一晶体管T1至第七晶体管T7中的第一有源图案ACT1至第七有源图案ACT7相同的材料形成，并且可以布置在与第一有源图案ACT1至第七有源图案ACT7相同的层[0211]栅极绝缘层GI可以布置在第一虚设线DFL1上。[0212]第二扇出线FL2可以布置在栅极绝缘层GI上。在本公开的一些示例性实施例中，第二扇出线FL2可以包括与布置在每个像素PXL中的扫描线Si-1、Si和Si+1、发射控制线Ei相同的材料，并且可以布置在与扫描线Si-1、Si和Si+1、发射控制线Ei相同的层上。第二扇出线FL2可以布置在与包括在第一晶体管T1至第七晶体管T7中的第一栅电极GE1至第七栅电[0213]第一绝缘层IL1可以布置在第二扇出线FL2上。第一绝缘层IL1可以包括与栅极绝缘层GI相同的材料，但是可以使用其他材料。[0214]第一扇出线FL1可以布置在第一绝缘层IL1上。在本公开的一些示例性实施例中，第一扇出线FL1可以包括与每个像素PXL中的存储电容器Cst的上电极UE相同的材料，并且可以布置在与上电极UE相同的层上。此外，第一扇出线FL1可以包括与布置在每个像素PXL中的初始化电源线IPL相同的材料，并且可以布置在与初始化电源线IPL相同的层上。[0215]在本公开的一些示例性实施例中，第一扇出线FL1可以通过顺序地穿过第一绝缘层IL1和栅极绝缘层GI的第一通孔TH1电连接至第一虚设线DFL1。例如，第一扇出线FL1和第一虚设线DFL1可以电连接。因此，从数据驱动器DDV施加至第一扇出线FL1的数据信号可以和第一扇出线FL1。[0216]第二绝缘层IL2可以布置在第一扇出线FL1上。[0217]连接线CL和第二虚设线DFL2可以布置在第二绝缘层IL2上。连接线CL和第二虚设线DFL2可以布置在相同的层上，并且可以包括与每个像素PXL的第一连接线CNL1和第二连接线CNL2相同的材料。[0218]在本公开的一些示例性实施例中，布置在扇出区域FTA的第二区域II中的连接线CL可以沿着第二方向DR2延伸，并且可以连接至布置在扇出区域FTA的第一区域I中的第二[0219]如图14中所图示，在本公开的一些示例性实施例中，对应于第一扇出线FL1的连接线CL可以通过穿过第二绝缘层IL2的第二通孔TH2电连接至第一扇出线FL1。因此，从数据驱动器DDV施加至第一扇出线FL1的数据信号可以通过第二通孔TH2施加至对应于第一扇出线FL1的连接线CL。传输至连接线CL的数据信号可以通过连接线CL最终传输至显示区域DA的[0220]如图15中所图示，在本公开的一些示例性实施例中，对应于第二扇出线FL2的连接线CL可以通过顺序地穿过第一绝缘层IL1和第二绝缘层IL2的第三通孔TH3电连接至第二扇出线FL2。因此，从数据驱动器DDV施加至第二扇出施加至对应于第二扇出线FL2的连接线CL。传输至连接线CL的数据信号可以通过连接线CL最终传输至显示区域DA的一条数据线DL。由于连接线CL与第二虚设线DFL2整体形成，因此施加至连接线CL的数据信号可以传送至第二虚设线DFL2。结果是，相同的数据信号可以施[0221]第三绝缘层IL3可以布置在连接线CL和第二虚设线DFL2上。[0222]由于将分离的光致抗蚀剂图案添加至非显示区域NDA以在扇出区域FTA中形成第一虚设线DFL1和第二虚设线DFL2,因此可以增大非显示区域NDA中光致抗蚀剂图案的密度。因此，可以使得非显示区域NDA中光致抗蚀剂图案的密度类似于显示区域DA中光致抗蚀剂图案的密度。[0223]在扇出区域FTA中布置了第一虚设线DFL1和第二虚设线DFL2之后，在下面的表格1中示出了显示区域DA中光致抗蚀剂图案的密度以及非显示区域NDA中光致抗蚀剂图案的密度。第一虚设线(DFL1)第二虚设线(DFL2)比较例发明示例比较例发明示例显示区域(DA)非显示区域[0227]在比较例中，省略了第一虚设线DFL1和第二虚设线DFL2。在发明示例中，存在第一[0228]如从表格1可见，当第一虚设线DFL1布置在非显示区域NDA中时，发明示例中光致抗蚀剂图案的密度高于比较例的光致抗蚀剂图案的密度。[0229]类似地，当第二虚设线DFL2设置在非显案的密度高于比较例的光致抗蚀剂图案的密度。[0230]根据本公开的示例性实施例的显示设备可以包括非显示区域NDA中的第一虚设线DFL1和第二虚设线DFL2,以便可以防止由在显示区域DA与非显示区域NDA之间的光致抗蚀剂图案的密度差引起的缺陷。结果是，可以提高显示设备的可靠性。[0231]图1