集成电路设计与仿真项目教程 课件 项目3 CMOS反相器设计与仿真

集成电路设计与仿真项目教程Agenda项目1集成电路设计认知项目2MOS晶体管认知项目3CMOS反相器设计与仿真项目4静态组合逻辑门设计与仿真项目5时序逻辑门设计与仿真项目6动态逻辑门设计与仿真项目7电流镜设计与仿真项目8单管放大器设计与仿真项目9运算放大器设计与仿真项目10电压基准源设计与仿真2025/7/21011.1反相器逻辑特性1.2CMOS反相器开关特性CMOS反相器工作原理5.1缓冲器5.2反相器链环形振荡电路05缓冲器与环形振荡电路3.1噪声容限3.2反相器亚稳态3.3开关阈值电压计算3.4CMOS反相器设计03CMOS反相器设计与分析022.1反相器传输特性2.2电压传输特性曲线2.3电流传输特性曲线CMOS反相器静态特性066.1无比反相器6.2有比反相器6.3有比反相器与无比反相器的区别常用反相器电路结构4.1转换时间4.2传输延时4.3动态功耗4.4驱动能力04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/211.1反相器逻辑特性01CMOS反相器工作原理项目3CMOS反相器设计与仿真反相器（Invertor，INV）又称非电路、倒相器、逻辑否定电路，简称非门，是逻辑电路的基本单元。反相器有一个输入和一个输出端。当其输入端为高电平（逻辑“1”）时，输出端为低电平（逻辑“0”），当其输入端为低电平时输出端为高电平，因此，反相器的输入端和输出端的电平状态总是反相的。反相器符号图、逻辑表达式和真值表2025/7/212025/7/211.2CMOS反相器开关特性01CMOS反相器工作原理项目3CMOS反相器设计与仿真图a为CMOS反相器电路图，由一个上拉PMOS晶体管和一个下拉NMOS晶体管构成。对于PMOS晶体管，当|VGS|>=|VTHP|时，PMOS晶体管导通；对于NMOS晶体管，当VGS>=VTHP时，NMOS晶体管导通。利用MOS晶体管的开关特性，导通的MOS晶体管等效为一个闭合的开关，不导通的MOS晶体管等效为一个打开的开关，如图b，RON为MOS晶体管导通时等效电阻，PMOS晶体管导通时等效电阻为RP，NMOS晶体管导通时等效电阻为RN。当VIN＝0V时，PMOS晶体管导通，导通电阻为RP，NMOS晶体管开关断开，电源VDD向负载电容CL充电，使VOUT为VDD，即高电平（逻辑“1”）,如图c；当VIN＝VDD时，NMOS晶体管导通，导通电阻为RN，PMOS晶体管开关断开，存储在负载电容CL上的电压放电至GND（0），使VOUT为0，即低电平（逻辑“0”），如图d。2025/7/212025/7/21反相器时序图反相器电路图2.1CMOS反相器开关特性02CMOS反相器静态特性项目3CMOS反相器设计与仿真把NMOS晶体管和PMOS晶体管特征曲线叠加在一起，如图所示。图中红线代表NMOS晶体管特征曲线，蓝线代表PMOS晶体管特征曲线。2025/7/212025/7/21特征曲线在NMOS和PMOS晶体管特征曲线中，在VIN相同时，任何一个直流工作点，通过NMOS晶体管和PMOS晶体管的电流必须是相等的，从图中可知直流工作点必须处在两条特征曲线的交点上。图中交点分别对应VIN=0、VIN=(1/5)VDD、VIN=(2/5)VDD、VIN=(3/5)VDD、VIN=(4/5)VDD、VIN=VDD时的输出VOUT的值，所有的工作点都落在输出高电平（VDD）和输出低电平（0）附近。2.1CMOS反相器开关特性02CMOS反相器静态特性项目3CMOS反相器设计与仿真将特征曲线这些交点处的VIN和VOUT值统计拟合出来，这样就得到了图中反相器电压传输特性曲线（VoltageTransferCharacteristics，VTC）。2025/7/212025/7/21反相器电压传输曲线真实反相器VTC曲线如图a，可知反相器的电压传输特性从高电平到低电平存在很窄的过渡区。如果过渡区近似为0，那么可得到图b的理想反相器电压传输特性曲线。电压传输特性曲线中，当VIN=VOUT=(1/2)VDD时，传输特性曲线的交点对应一个开关阈值电压（VM）点，即高低电平转换时的阈值电压。2.2电压传输特性曲线02CMOS反相器静态特性项目3CMOS反相器设计与仿真在反相器电压传输曲线中，NMOS晶体管和PMOS晶体管在不同区域范围有不同的工作状态，图为反相器电压传输特性曲线中各个不同区域的关键点。2025/7/212025/7/21反相器电压传输特性曲线中各个不同区域的关键点表中所示为图中反相器电压传输特性曲线中对应工作区域MOS晶体管工作状态。工作区域NMOSPMOSA-B截止线性B-C饱和线性C-D饱和饱和D-E线性饱和E-F线性截止同区域MOS晶体管工作状态2.2电压传输特性曲线02CMOS反相器静态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器电压传输特性曲线中各个不同区域的关键点3）C-D区域，VIN在(1/2)VDD，NMOS管和PMOS管都导通，此时处于饱和状态；反相器存在低阻电流通道，电流突然增大，输出高电平放电速度增快，输出电压处于高电平和低电平之间的阈值电压左右。4）D-E区域，VIN在(1/2)VDD到VTHP之间，PMOS晶体管导通，此时处于饱和状态；NMOS晶体管导通，反相器存在电流通道，VDS逐渐减小，电流同样逐渐减小，输出放电速度变慢，输出电压向低电平转变，此时处于线性状态。5）E-F区域，VIN在VTHP到VDD之间，PMOS晶体管还没有导通，此时处于截止状态；NMOS晶体管导通，因为没有电流，输出电压保持低电平，此时处于线性状态。反相器电压传输特性曲线中：1）A-B区域，VIN在0V到VTHN之间，NMOS晶体管还没有导通，此时处于截止状态；PMOS晶体管导通，因为没有电流，输出电压保持高电平，此时处于线性状态。2）B-C区域，VIN在VTHN到(1/2)VDD之间，NMOS晶体管导通，此时处于饱和状态；PMOS晶体管导通，反相器存在电流通道，VSD逐渐增大，电流同样逐渐增大，输出高电平开始缓慢放电，输出电压开始由高电平向低电平转变，此时仍处于线性状态。2.3电流传输特性曲线02CMOS反相器静态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器电压和电流传输特性曲线当输入电压0<VIN<VTHN（A-B区域）或VTHP<VIN<VDD（E-F区域）时，NMOS晶体管或PMOS晶体管处于截止区，其中一个MOS晶体管不导通，处于高阻状态，反相器只有微弱的泄漏电流；当输入电压逐渐增大到(1/2)VDD左右时（C-D区域），NMOS晶体管和PMOS晶体管进入饱和区，两个MOS晶体管饱和导通，处于低阻状态，反相器有较大的漏极电流ID；当输入电压继续增大，漏极电流开始减小直至为0。在VIN=VM时，两个MOS晶体管都工作在饱和状态，电流达到最大峰值。根据上述反相器传输特性的分析，可以得到电流传输特性曲线如图所示红色线。3.1噪声容限03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21临界电压临界电压的四个参数说明如下：1）VIL：输入电压由低到高变化时，输出电压开始下降且传输特性曲线斜率为-1时对应的输入点。（能维持输出为逻辑“1”的最大输入低电平电压）2）VIH：输入电压由高到低变化时，输出电压开始上升且传输特性曲线斜率为-1时对应的输入点。（能维持输出为逻辑“0”的最小输入高电压）3）VOL：输入电压由高到低变化时，输出电压开始上升且传输特性曲线斜率为-1时对应的输出点，为最大输出低电平。（输出电平为逻辑“0”时的最大输出低电平电压）4）VOH：输入电压由低到高变化时，输出电压开始下降且传输特性曲线斜率为-1时对应的输出点，为最小输出高电平。（输出电平为逻辑“1”时的最小输出高电平电压）噪声容限（NoiseMargin，NM）是指在反相器前一级输出为最坏的情况下，为保证后一级正常工作，所允许的最大噪声幅度。要想得到反相器的噪声容限，涉及四个重要临界电压参数，如图所示。3.1噪声容限03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21噪声容限定义：⮚输入为高电平的噪声容限：VNH=VOH-VIH；⮚输入为低电平的噪声容限：VNL=VIL-VOL。噪声容限的另外两种最大值与最小值表述：低电平噪声容限和高电平噪声容限。高电平噪声容限=最小输出高电平电压-最小输入高电平电压=VOH(min)-VIH(min)；低电平噪声容限=最大输入低电平电压-最大输出低电平电压=VIL(max)-VOL(max)。噪声容限也可以表述为逻辑值不会发生变化时，电路所能容忍的最大噪声值。反相器噪声容限分输入噪声容限和输出噪声容限，其中VNH指的是高电平噪声容限，VNL指的是低电平噪声容限，如图所示。3.1噪声容限03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21噪声容限反相器亚稳态指：在输出高电平时输入噪声上限VIL和输出低电平时输入噪声下限VIH之间，当反相器输入电压接近于(1/2)VDD左右时，CMOS反相器的阈值电压也接近于(1/2)VDD，这时输出不确定是高电平还是低电平，输出呈不稳定状态，这个是反相器工作的不期望状态。噪声容限也可以表述为逻辑值不会发生变化时，电路所能容忍的最大噪声值。反相器噪声容限分输入噪声容限和输出噪声容限，其中VNH指的是高电平噪声容限，VNL指的是低电平噪声容限，如图所示。3.2反相器亚稳态3.3开关阈值电压计算03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器转移特性曲线在开关阈值电压VM处，NMOS饱和漏极电流等于PMOS饱和漏极电流，即式：根据图中反相器转移特性曲线开关阈值电压的说明，当VM=VIN=VOUT时，CMOS反相器有较大的噪声容限和非常陡峭的VTC过渡区。这时，NMOS晶体管工作在饱和区，而PMOS晶体管工作在饱和区。根据NMOS饱和区和PMOS饱和区漏极电流方程，可以计算出开关阈值电压，计算时忽略沟长调制效应。化简后，最后求出VIN的值，因为反相器的开关阈值电压在VM=VIN=VOUT时成立，因此VM即VIN的值，如式：3.4CMOS反相器设计03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21设计反相器，首要是设计开关阈值，通过开关阈值设计公式（3.4）可以得到式:从而可以得出PMOS和NMOS的跨导比，如式：反相器的开关阈值电压公式：CMOS反相器的开关阈值电压是输入输出传输特性的最重要的参数之一，也是设计反相器的重要指标。继而通过跨导比求出MOS管宽长比（1）开关阈值电压为（1/2）VDD时一般情况下，反相器的开关阈值电压为VM=（1/2）VDD，可以得到完全对称的输入输出特性如式：继而有式：一般情况下，PMOS和NMOS的阈值电压近似相等PMOS和NMOS的跨导比为1，即式3.4CMOS反相器设计03CMOS反相器设计与分析项目3CMOS反相器设计与仿真2025/7/212025/7/21三个不同跨导比率的CMOS反相器VTC曲线反相器的开关阈值电压公式：如图所示为三个不同跨导比率的CMOS反相器VTC曲线。从图可知，反相器开关阈值电压VM随跨导比率的增加而增加。（2）开关阈值电压定性分析4.1转换时间04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21转换时间反相器上升响应时间tr是由通过电阻RP对电容CL充电所需要的时间决定的，电路从低电平到高电平的延时正比于时间常数RP∙CL；反相器下降响应时间tf是由电容CL通过电阻RN放电所需要的时间决定的，电路从高电平到低电平的延时正比于时间常数RN∙CL。反相器电平转换时间（TransitionTime）分上升时间和下降时间。上升时间（TimeRise，tr）：电平从10%VDD上升到90%VDD的时间；下降时间（TimeFall，tf）：电平从90%VDD下降到10%VDD的时间。4.2传输延时04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21传输延迟时间传输延迟时间参数及延时公式：（1）tpHL：输出由高电平到低电平转换的响应时间，如式：（2）tpLH：输出由低电平到高电平转换的响应时间，如式:（3）tp：反相器传输延时，输入和输出波形50%VDD处转换时间差，如式:反相器传输延时（PropagationDelay）是由MOS晶体管等效电阻对负载电容CL​充放电所消耗的时间决定的。由高电平至低电平翻转的传输延时tpHL，由低电平至高电平翻转的传输延时tpLH，如图所示。传输延时取决于电流对RC充放电时间，电流越大，传输延时越小，电流越小，传输延时越大。传输延时是以反相器输入和输出波形对应边上0.5VDD的两点时间差来确定的。4.3动态功耗04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器从一种稳定状态突然变到另一种稳定状态的过程中，将产生附加的功耗，即动态功耗。动态功耗包括：负载电容CL充放电所消耗的功率PCL和PMOS晶体管、NMOS晶体管同时导通所消耗的瞬时导通功耗PT。在工作频率较高的情况下，CMOS反相器的动态功耗要比静态功耗大得多，静态功耗（由于处于稳态时电源到地的电流近似为零）可以忽略不计。1）负载电容充放电功耗PCL：PCL=CL∙f∙V2DD，f为充放电开关频率。2）导通功耗PT：PT=VDD∙ITAV，ITAV为CMOS晶体管饱和导通时平均电流。总功耗为P=PCL+PT。4.4驱动能力04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21传输延迟时间反相器驱动能力一般用“扇出”表示，指单个逻辑门能够驱动后级并联数字逻辑门输入的最大个数。如一个CMOS反相器输出端最多能给其它N个逻辑门提供输入而没有失真，那么它的扇出就是N，用扇出系数表示，如图所示。扇出系数即驱动能力，是电路带负载的能力。驱动能力的大小和它本身尺寸相关，尺寸就是NMOS晶体管和PMOS晶体管的宽（W）和长（L）。一般大尺寸晶体管有更大的驱动能力；小尺寸晶体管有较弱的驱动能力。驱动能力强：摆幅大，上升快；驱动能力弱：摆幅下，上升慢。驱动能力弱的原因一般有：一种是驱动输出电流小，导致信号状态异常；另一种也是驱动输出电流小，但会导致信号上升和下降沿太差。4.5灌电流和拉电流04CMOS反相器动态特性项目3CMOS反相器设计与仿真2025/7/212025/7/21（1）灌电流当逻辑门输出端是低电平时，灌入逻辑门的电流称为灌电流（SinkingCurrent），一般是要吸收负载的电流。灌电流越大，输出端低电平电压值就越高。由MOS晶体管特性曲线可知，灌电流越大，饱和压降越大，低电平电压值越大。逻辑门的低电平是有一定限制的，它有一个最大值VOL(max)。在逻辑门工作时，不允许超过这个数值。（2）拉电流当逻辑门输出端是高电平时，逻辑门输出端的电流是从逻辑门中流出，这个电流称为拉电流（SourcingCurrent），一般是对负载提供电流。拉电流越大，输出端的高电平电压值就越低。这是因为MOS晶体管是有内阻的，内阻上的电压降会使输出电压下降。拉电流越大，高电平越低。逻辑门的高电平电压值是有一定限制的，它有一个最小值VOH(min)。扇出系数同灌电流和拉电流密切相关。5.1缓冲器05缓冲器与环形振荡电路项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器由两个互补的晶体管NMOS和PMOS组成，缓冲器（Buffer）是由两级反相器级联构成，如图所示。缓冲器的逻辑关系为：当输入为0时，输出也为0；当输入为1时，输出以为1。缓冲器缓冲器符号图、逻辑表达式和真值表缓存器的功能主要是增强驱动能力，当输出驱动电流不足的时候通过缓存器可以增加输出电流，加强驱动能力。缓存器的尺寸一般是宽长比很大的CMOS晶体管，宽长比大意味着电流大，对负载电容充放电速度快，驱动能力高。5.2反相器链环形振荡电路05缓冲器与环形振荡电路项目3CMOS反相器设计与仿真2025/7/212025/7/21环形振荡电路，是由三个反相器或更多奇数个反相器的输出端和输入端首尾相接，构成环形的电路。当一个反相器链满足输出与输入反相时，将输出与输入短接后便形成一个环形振荡器，能够在没有外部时钟驱动的条件下自振荡，振荡频率与电路延迟有关。环形振荡电路五级反相器形成了一个电压反馈环路，当所有的反相器输入和输出电压等于反相器开关阈值电压VM时，电路处于理想稳定状态。这个稳定状态的任何节点电压受到干扰都会使电路的直流工作点产生漂移，因此，奇数个反相器的闭环串联连接呈现出不稳定状态。一旦反相器的输入或输出电压偏离稳定的工作点VM，电路就产生振荡，这个电路被称作环形振荡器。5.2反相器链环形振荡电路05缓冲器与环形振荡电路项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器的频率取决于每一级的传输延时tp，延时的总和即为周期，那么f=1/T。环形振荡电路输出电压波形2）当第二级反相器输出电压V2下降时，它使第三级反相器的输出电压从VOL上升到VOH，传输延时为tpLH3；3）当第三级反相器输出电压V3上升时，它使第三级反相器的输出电压V4从VOH下降到VOL，传输延时为tpHL4；4）当第四级反相器输出电压V4下降时，它使第五级反相器的输出电压从VOL上升到VOH，传输延时为tpLH5；5）当第五级反相器输出电压V5上升时，它使第一级反相器的输出电压V1从VOH下降到VOL，传输延时为tpHL1。五级反相器构成环形振荡器工作原理如下：1）当第一级反相器的输出电压V1从VOL上升到VOH时，它使第二级反相器的输出电压V2从VOH下降到VOL，传输延时为tpHL2；6.1无比反相器06常用反相器电路结构项目3CMOS反相器设计与仿真2025/7/212025/7/21根据反相器工作原理，输入在高低电平之间变化时，输出是两个等效电阻分压的结果。输出值与分压比有关。CMOS无比反相器分压值靠近VDD的为高电平；分压值靠近GND的为低电平。如果分压值接近理想的VDD或GND为无比反相器，CMOS反相器属于无比反相器，如图所示。当输入VIN=GND时，PMOS晶体管导通，等效电阻为RP；NMOS晶体管不导通，等效为开关断开，那么输出VOUT=VDD。当输入VIN=VDD时，NMOS晶体管导通，等效电阻为RN；PMOS晶体管不导通，等效为开关断开，那么输出VOUT=GND。6.2有比反相器06常用反相器电路结构项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器工作时，把与输入信号相连的MOS晶体管称为驱动晶体管，另一个器件为负载。如果负载为电阻，称为电阻负载反相器；如果负载为MOS晶体管构成有源电阻，称为有源电阻负载反相器。无比反相器（1）电阻负载反相器1）NMOS晶体管驱动电阻负载有比反相器。NMOS晶体管驱动电阻负载有比反相器如图所示。当输入VIN=GND时，NMOS管不导通，等效为开关断开；负载电阻为RL，电源电压VDD通过负载传输到输出，那么输出VOUT=VDD。当输入VIN=VDD时，NMOS管导通，等效电阻为RN；负载电阻为RL，此时输出取决于RN和RL的分压值。当输入VIN=VDD时，输出电压为：一般情况下，NMOS晶体管的等效导通电阻RN很小，因此RL远远大于RN，输出分压值靠近GND，那么输出VOUT=GND。6.2有比反相器06常用反相器电路结构项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器工作时，把与输入信号相连的MOS晶体管称为驱动晶体管，另一个器件为负载。如果负载为电阻，称为电阻负载反相器；如果负载为MOS晶体管构成有源电阻，称为有源电阻负载反相器。

有比反相器（1）电阻负载反相器2）PMOS晶体管驱动电阻负载有比反相器。PMOS晶体管驱动电阻负载有比反相器如图所示。当输入VIN=GND时，PMOS管导通，等效电阻为RP；负载电阻为RL，此时输出取决于RP和RL的分压值。当输入VIN=VDD时，PMOS管不导通，等效为开关断开；负载电阻为RL，输出电压值被拉到GND，那么输出VOUT=GND。当输入VIN=GND时，输出电压为：一般情况下，PMOS晶体管的等效导通电阻RP很小，因此RL远远大于RP，输出分压值靠近VDD，那么输出VOUT=VDD。6.2有比反相器06常用反相器电路结构项目3CMOS反相器设计与仿真2025/7/212025/7/21反相器工作时，把与输入信号相连的MOS晶体管称为驱动晶体管，另一个器件为负载。如果负载为电阻，称为电阻负载反相器；如果负载为MOS晶体管构成有源电阻，称为有源电阻负载反相器。

有比反相器（2）有源电阻负载反相器1）NMOS晶体管驱动有源