电工电子技术（下）课件 第19章 存储器和可编程逻辑器件；第20章 模拟量和数字量的转换

第19章存储器和可编程逻辑器件19.2

只读存储器19.3

随机存储器19.4

可编程逻辑器件19.1

存储器概述本章要求1.了解ROM,RAM,PROM,EPROM和ROM

的结构和工作原理及功能的区别。第19章存储器和可编程逻辑器件2.了解常用可编程逻辑器件在实际中的应用。3.会用可编程逻辑器件构成简单的逻辑函数19.1.1存储器分类按功能只读存储器（ROM）随机存取存储器（RAM）按元件双极型存储器:速度快，功耗大。MOS型存储器：速度较慢，功耗小，集成度高。19.1

存储器概述19.1.2存储器的性能指标

1．存储容量

2．存取速度

存储容量是指存储器能够容纳的二进制信息总量，即存储信息的总比特数，也称为存储器的位容量。

存储器的存取速度可用“存取时间”和“存储周期”这两个时间参数来衡量。19.2

只读存储器19.2.1ROM的结构框图

只读存储器（ROM），它存储的信息是固定不变的。工作时，只能读出信息，不能随时写入信息。图19.1.1ROM的结构框图存储输出读出电路存储矩阵地址译码器N×M位线（数据线）字线（选择线）地址输入AN-1A1A0......W0W1WnN-1DM-1D0D1......表示存储容量ROM主要结构存储矩阵地址译码器

1.存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码“1”或“0”。存储器是以字为单位进行存储的。图23.1.1中有N×M个存储单元。

2.地址译码器：为了存取的方便，给每组存储单元以确定的标号，这个标号称为地址。图23.1.1中，W0~WN-1称为字单元的地址选择线，简称字线；地址译码器根据输入的代码从W0~WN-1条字线中选择一条字线，确定与地址代码相对应的一组存储单元位置。被选中的一组存储单元中的各位数码经位线D0~DM-1传送到数据输出端。19.2.2ROM的工作原理图19.1.2二极管ROM电路11A0A1字线位线读出电路地址译码器存储矩阵存储输出地址输入W0W1W2W3D0D1D2D3A1A0+UA0A1存“1”存“0”

(1)存储矩阵19.2.2ROM的工作原理1.二极管构成的ROM的工作原理图中的存储矩阵有四条字线和四条位线。共有十六个交叉点，每个交叉点都可看作一个存储单元。交叉点处接有二极管时，相当于存“1”；交叉点处没有接二极管时，相当于存“0”；如：字线W0与位线有四个交叉点，其中与位线D0和D2交叉处接有二极管。当选中W0（为高电平）字线时，两个二极管导通，使位线D0和D2为“1”，这相当于接有二极管的交叉点存“1”。19.2.2ROM的工作原理

交叉点处没有接二极管处，相当于存“0”；位线D1和D3为“0”，这相当于没接有二极管的交叉点存“0”。ROM的特点：存储单元存“0”还是存“1”是在设计和制造时已确定，不能改变；而且存入信息后，即使断开电源，所存信息也不会消失，所以ROM也称固定存储器。(2)地址译码器

图中是一个二极管译码器，两位地址代码A1A0可指定四个不同的地址。19.2.2ROM的工作原理四个地址的逻辑式分别为：地址译码器特点：（1）N取一译码：即N条字线中，每次只能选中一条字线。图示电路为四选一译码。（2）最小项译码：n个地址输入变量A0~An最小项的数目为N=2n。图示电路最小项为四个。地址译码器是一个“与”逻辑阵列19.2.2ROM的工作原理表19.1.1N取一译码及ROM存储内容地址码A0A100011011最小项及编号N取一译码存储内容W0W1W2W3D0D1D2D3m0m1m2m3000101010010101101000100

10001110从图19.1.2中可看出：地址译码器是一个“与”逻辑阵列11A0A1字线位线读出电路地址译码器存储矩阵地址输入W0W1W2W3D0D1D2D3A1A0+UA0A119.1.2ROM的工作原理“0”“0”0001导通0101导通19.2.2ROM的工作原理存储矩阵是一个“或”逻辑阵列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址译码器D3D2D1D0图23.1.3简化的ROM存储矩阵阵列图有二极管无二极管2.双极型晶体管和MOS场效应管构成的存储矩阵图19.1.4双极型存储矩阵存“1”存“0”D3D2D1D0W2W1W0+UDDW32.双极型晶体管和MOS场效应管构成的存储矩阵“1”“0”“0”“0”选中1101D3D2D1D0W2W1W0+UDDW3导通1D31D21D11D0W0W1W2W3负载管+UDD图23.1.5MOS型存储矩阵“1”“0”“0”“0”选中00101101导通1.ROM构成的全加器19.2.3ROM的应用

在数字系统中ROM的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和程序存储等。输入变量A——加数B——加数C0——低位进位数输出变量S——本位和C0——向高位进位数19.2.3ROM的应用A

B

C0十进制最小项被选中字线最小项编号位线SC00000101001110010111011101234567ABC0ABC0ABAC0AC0BC0BC0ABBC0AC0BAW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m70010100110010111表19.1.2全加器逻辑状态及三变量最小项编码根据表19.1.2可得：WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最小项译码器图19.1.6ROM构成的全加器3.ROM构成的字符发生器19.2.3ROM的应用字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先存储在ROM的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显示。

下面用ROM构成的字符发生器显示字母R来说明其工作原理。图19.1.8字符显示原理图(b)WOW1W2W3W4W5W6(a)000001010011100101110D4D3D2D1D0行译码器A2A1A0读出电路

由图可看出该字符显示器由7行5列构成存储矩阵，将字母R的形状分割成若干部分并在相应的单元存入信息“1”。当地址输入由000~110周期地循环变化时,即可逐行扫描各字线,把字线W0~W7所存储的字母“R”的字形信息从位线D0~D4读出。使显示设备一行行的显示出图19.1.8(b)的字形。19.3

随机存取存储器

随机存取存储器（RAM），它能随时从任何一个指定地址的存储单元中取出（读出）信息，也可随时将信息存入（写入）任何一个指定的地址单元中。因此也称为读/写存储器。优点：读/写方便缺点：信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。地址输入An-1A0A1地址译码器存储矩阵数据线读写/控制电路读/写控制(R/W)片选(CS)输入/输出I/O......19.3.1RAM的结构和工作原理图19.2.1RAM的结构框图1.存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码“1”或“0”。与ROM不同的是RAM存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成。2.地址译码器：也是N取一译码器。3.读/写控制电路：当R/W=1时，执行读操作，R/W=0时，执行写操作。4.片选控制：当CS=0时，选中该片RAM工作，CS=1时该片RAM不工作。2114静态RAMMOS型RAM静态RAM：管子数目多，功耗大，但只要不断电，信息就永久保存。动态RAM：集成度高，功耗小，但必须定期给电容补充电荷，以防存储信息的丢失。一般情况下，大容量的存储器使用动态RAM；小容量的存储器使用静态RAM。19.3.2RAM芯片简介9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UCC121011141315161718I/O1I/O2I/O3R/WRAM2114图19.2.2RAM2114外引线排列图容量：1024字

4位地址线：A9~A0(210=1024)数据线：I/O3~I/O01.RAM位数的扩展图19.2.3RAM2114位数扩展将几片的地址端、R/W端、CS端并接在一起A9…A0

R/W

CSRAM2114(1)I/O3I/O7I/O6I/O2IO/5I/O1I/O4I/O0A9…A0

R/W

CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位低四位A9A0R/WCS地址码…1.RAM字数的扩展A11~A0十二根地址线，组成4096字

4位的RAM图19.2.3RAM2114字数扩展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4线译码器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/WCSA9…A0R/WCSA9…A0R/WCS图19.2.3RAM2114字数扩展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4线译码器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/W

CSA9…A0R/W

CSA9…A0R/W

CS00选中0

可编程逻辑器件（PLD）它是由用户自行定义功能（编程）的一类逻辑器件的总称。图19.3.1PLD的结构框图输入电路"与"阵列"或"阵列输出电路......19.4

可编程逻辑器件19.4.1PLD的结构框图PLD中常用逻辑符号的含义

在图(a)中,多个输入端“与”门只用一根输入线表示，称乘积线。输入变量A、B、C的输入线和乘积线的交点有三种情况：(1)黑点“•”表示该点为固定连接点，用户不能改变。(2)叉点“

”表示该点为用户定义编程点，出厂时此点是接通的,用户可根据需要断开或保持接通。(3)既无黑点“•”也无叉点“

”时，表示该点是断开的或编程时擦除的，其对应的变量B不是“与”门的输入量。ABC&YY=AC(a)ACB≥1Y(b)Y=A+C1Y(c)Y1=AY2=AAY1Y2图19.3.2PLD阵列中的逻辑符号19.4.2可编程逻辑阵列（PLA）PLA与PROM的结构相似，其区别在于PLA译码器部分也可由用户自己编程。1A21A11A0&&&&&&≥1D2D1≥1D0≥1图19.4.9PLA阵列图可编程“或”阵列可编程“与”阵列例3:试用PLA产生例2的一组逻辑函数。解：(1)由于PLA的“与”阵列和“或”阵列均可编程。因此，需将Y0~Y2的“与或”逻辑函数式化简，然后分别对其“与”阵列和“或”阵列进行编程。图19.3.10用PLA产生一组逻辑函数1A1B1C1DY0Y1Y2可编程“与”阵列与PROM阵列的编程相比PLA的编程简捷得多可编程“与”阵列19.4.3可编程阵列逻辑

可编程阵列逻辑PAL（ProgrammableArrayLogic）也是在PROM基础上发展起来的一种可编程逻辑器件，PAL采用了熔丝编程方式、双极型工艺制造，因而器件的工作速度很高（可达十几ns）。PAL器件由可编程的与阵列、固定的或阵列和输出电路三部分组成。由于它们是与阵列可编程，而且输出结构种类很多，因而给逻辑设计带来很大的灵活性。它的基本结构与PLA相似，也是由与阵列和或阵列组成。【例19-8】试用3×6×3PAL实现下列逻辑函数。

F0=AB+

F1=B+A

F2=ABC+

【解】由于逻辑函数已经是最简的，故无需化简。而且是3个3变量的逻辑函数，与项6个，这样，3×6×3PAL器件可以充分得到利用。编程后的连接图如图19-28所示。F0F1F2

ABC图19-28PAL编程后的基本电路19.4.4通用阵列逻辑（GAL）

通用阵列逻辑（GAL）是一种可多次编程、可电擦除的通用逻辑器件，它具有功能很强的可编程的输出级，能灵活地改变工作模式。GAL既能用作组合逻辑器件，也能时序逻辑器件；其输出引脚既能用作输出端，也能配置成输入端。此外，它还可以设置加密位。由于GAL芯片内部电路结构复杂，具体分析从略。第20章模拟量和数字量的转换20.1数—模转换器20.2模―数转换器第20章模拟量和数字量的转换本章要求1.了解数-模、模-数转换的基本概念和转换原理。2.了解数-模、模-数转换常用芯片的使用方法。20.1数—模转换器

从数字信号到模拟信号的转换称为数模转换，简称D/A（DigitaltoAnalog）转换，把能完成D/A转换的电路称D/A转换器，简称DAC（Digital–AnalogConverter）。DAC的转换过程称为解码。

D/A转换器通常由译码电路、模拟开关、加法电路和基准电压源四个部分组成。不同的译码电路可构成不同的D/A转换器。下面以使用得最多的T形网络D/A转换器为例，介绍D/A转换过程。1.电路组成分析输入数字量和输出模拟电压Uo之间的关系T型网络开路时的输出电压UA即是反相比例运算电路的输入电压。反相比例运算电路T型电子网络2RA+URS2S0S1S32R2R2R2Rd0d1d2d30RRR110Uo++-ARF2R0011+–20.1.1T型电阻网络DA转换器2.转换原理用戴维宁定理和叠加定理计算UAA+URS2S0S1S32R2R2R2Rd0d1d2d30RRR1102R0011最低位(LSB)最高位(MSB)1000对应二进制数为00012.

转换原理对应二进制数为0001时，A2R2R2RRRRR等效电路如右下图11

22

33

2R2R2R2RRRR2RURARA00

2.转换原理对应二进制数为0001时，等效电路如下RA同理：对应二进制数为0010时，有同理：对应二进制数为1000时，有同理：对应二进制数为0100时，有AR2.转换原理T型网络开路时的输出电压UA，即等效电源电压UE。

等效电阻为R

等效电路如右图RAUE2.

转换原理

若输入的是n位二进制数，则2RUo++-ARF+–RUE+–A2.

转换原理

若取RF=3R，则

若输入的是n位二进制数，则2RUo++-ARF+–RUE+–A20.1.2倒T型电阻网络DA转换器分析输入数字量和输出模拟电压uo之间的关系转换原理倒T型解码网络uo2RABD+URS2S3S1S02R2R2R2RR3R2R1R0++-ARFd3d2d1d00RRRI3I1I0I01C110I2IR.Uc=UR

/2UB=UR/4UA=UR/8UD

=UR即：由于解码网络的电路结构和参数匹配，则图中各点(D、C、B、A)电位逐位减半。uo2RABD+URS2S3S1S02R2R2R2RR3R2R1R0++-ARFd3d2d1d00RRRI3I1I0I01C110I2IR

因此，每个2R支路中的电流也逐位减半。即：

uo2RABD+URS2S3S1S02R2R2R2RR3R2R1R0++-ARFd3d2d1d00RRRI3I1I0I01C110I2IRuo2RABD+URS2S3S1S02R2R2R2RR3R2R1R0++-ARFd3d2d1d00RRRI3I1I0I01C110I2IRDAC0832是八位的D/A转换器,即在对其输入八位数字量后，通过外接的运算放大器，可以获得相应的模拟电压值。20.1.3集成D/A转换器

同其他数字逻辑器件一样，集成D/A转换器发展迅速，目前在市场上有上百种产品，有8位、12位、16位、18位等高分辨率产品，也有速度可达100MHz的高速产品。这里以集成D/A转换器DAC0832为例，介绍其参数特性及引脚功能。1)内部简化电路框图DAC0832简化电路框图八位寄存器输入八位寄存器DAC八位转换器UREFRFIout1Iout2AGNDUCCDGND&ILECSWR1WR2XFERD/AD7D0......11≥≥2)芯片管脚DAC0832管脚分布图CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCUREFRFDGNDILEXFERIout1Iout21234567891019181716151413121120片选信号，低电平有效写入控制，低电平有效模拟地端D0~D7数字量输入参考电压输入端DAC0832管脚分布图CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCUREFRFDGNDILEXFERIout1Iout21234567891019181716151413121120数字地端反馈电阻外接端CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCUREFRFDGNDILEXFERIout1Iout21234567891019181716151413121120DAC0832管脚分布图输入锁存允许信号，高电平有效芯片工作电压输入端

写入控制端低电平有效，与配合使用XFERCSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCUREFRFDGNDILEXFERIout1Iout21234567891019181716151413121120DAC0832管脚分布图电流输出端单极性输出时。Iout2接模拟地

传送控制端低电平有效，与WR2配合使用CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCUREFRFDGNDILEXFERIout1Iout21234567891019181716151413121120DAC0832管脚分布图20.1.4D/A转换器的主要技术指标

指最小输出电压和最大输出电压之比。

1.分辨率2.线性度

通常用非线性误差的大小表示D/A转换器的线性度。把偏离理想的输入－输出特性的偏差与满刻度输出之比的百分数定义为非线性误差。3.输出电压(电流)的建立时间例:十位D/A转换器的分辨率为从输入数字信号起，到输出电压或电流到达稳定值所需时间有时也用输入数字量的有效位数来表示分辨率。通常D/A转换器的建立时间不大于1

S20.2模–数转换器

模–数(A/D)转换器的任务是将模拟量转换成数字量,它是模拟信号和数字仪器的接口。根据其性能不同，类型也比较多。

下面介绍逐次逼近式A/D转换电路的原理和一种常用的集成电路组件。最后举例说明其应用。20.2.1采样-保持在A/D转换中，输入的模拟信号在时间上是连续的，输出的数字信号在时间上是离散的。因此，必须在时间坐标轴上选定的时刻对输入的模拟信号取样，形成离散序列信号。这种时间上连续的信号变换为对时间离散的信号的过程称为采样对一次采样的信号进行A/D转换需要一定的时间，所以在两次采样之间，要将前一次的采样信号暂时存储并保持到下一次采样之前，这一过程称为保持20.2.1量化-编码我们知道，数字信号不仅在时间上是离散的，而且在数值上的变化也不是连续的。这就是说，任何一个数字量的大小，都是以某个最小数量单位的整倍数来表示的。因此，在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过程就叫做量化。所规定的最小数量单位叫做量化单位，用Δ表示。显然，数字信号最低有效位中的1表示的数量大小，就等于Δ。把量化的数值用二进制代码表示，称为编码。20.2.3逐次逼近式A/D转换器

其工作原理可用天平秤重过程作比喻来说明。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx=13克，可以用下表步骤来秤量：28g+4g38g+4g+2g48g+4g+1g

18g8g<13g，12g<13g，14g>13g，13g＝13g，8g12g12g13g暂时结果砝码重比较判断顺序保留保留撤去保留QF3SRRF2SQRF1SQRF0SQ&d3&d2&d1&d0读出“与门”&&&&≥1≥1≥1d3d0E读出控制端U1UA－＋∞△＋电压比较器逐次逼近寄存器控制逻辑门时钟脉冲五位顺序脉冲发生器四位逐次逼近型模-数转换器的原理电路四位D/A转换器CQ4Q3Q2Q1Q0d2d11.转换原理(待转换的模拟电压)UI

数码寄存器

顺序脉冲发生器－＋＋D/A转换器u0控制逻辑时钟