FPGA开发板硬件设计方案070516

[riSYNERTOIMELJ协同航因FP协同集团北京研发中心文档基本信息文档级别总页数13文档名称FPGA开发板硬件设计方案编制人宋波所在部门硬件开发审核人曹占生编制日期2007-6-8GA引言在FPGA选型报告中,我们阐明了产品用途和设计目标,列出了具体的规格需求并最终选定了AlterastratixIIEP2S180F-1020作为FPGA器件,本文将详细说明FPGA整体设计方案。一、器件布局1.器件总体布局图咼速A/DRJ45以太网咼速A/D扩展口24PinRS-232RS-232咼速A/D咼速A/D咼速D/A高密connectorCrystal咼速D/A咼速D/A咼速D/ADDRSDRAMSRAMFPGAEP2S180音频A/D程控逻

辑芯片咼速A/DRJ45以太网咼速A/D扩展口24PinRS-232RS-232咼速A/D咼速A/D咼速D/A高密connectorCrystal咼速D/A咼速D/A咼速D/ADDRSDRAMSRAMFPGAEP2S180音频A/D程控逻

辑芯片音频A/D高密connector音频D/ASharpLCD

体布局考像因并口LCD串口LCD音频D/APOWERSUPPLY:16V大电流开关稳压器：5V、3.3V、1.8V、1.2VLDO:2.8VDC/DC:12VDC/DC:-5VSDCardSDCard键盘4XPCI-Express:妾口ng口展扩尹山而、区性：将各种使用接口布置在板边方便使用，包括高速A/DD/A的SMAA/DD/A的RCA端子、摄像头Connector、LCDConnector、键盘接口、RJ-45、RS-232接口、USB2.0OTG接口、CFCard（可选）、SDCard、Powersupply口展扩端子、扩展口;PCI-e和DDR存储器接口可放置于板内。电磁兼容:将电源集中放置在右上角区域,做好接地和滤波设计;将高速A/D.D/A器件集中放置在左侧,尽量缩短信号线的走线距离并避免交叉线。产品升级：将FPGA开发板分为了基板和核心板两个部分,上图红色框区域为基板,绿色框区域为核心板,板间用高速Connector连接,向后开发只需重新设计核心板,可节省大量开发时间和费用。二、功能说明1.FPGA742I/OPin外接2*64MBDDRSDRAM,可选MICRON、INFINEON和SAMSUNG任一家产品,另外在基板上再扩展一接口以满足更大容量需求外接128MBFLASH外接256KB*16SRAM155.52MHz/100MHz/33.3MHz/25MHz时钟源数字程控逻辑芯片外接12V风扇降温主要器件:FPGAEP2S180128MbFLASHAM29LV128MH113REI256K*16SRAMIDT71V416510PH64MBDDRSDRAMMT46LC16M16A2数字程控逻辑芯片EPM1270F256C32、电源电源为模拟和数字器件提供稳定可靠的直流电压,设计核心要素包括:DC16V/3.75A输入端子,Fuse保护电源输入端使用共模抑制电感ESD二极管保护、反向电压保护和滤波钽电解电容LED指示灯选用高效率大电流容量的开关稳压管提供5V、3.3V、1.8V、1.2V选用大电流容量1.5A的LDO提供2.8VDC/DC提供12V/0.5A风扇电源DC/DC提供-5V运放电源使用专用电源电感支持大电流容量电源PCBLayout注意点(参考下文说明),还要参考各芯片Datasheet中关于Layout的说明事项主要器件:开关稳压管LM2678LTC3728LTC17781.8VLDOLT196312VDC/DCLTC1872-5VDC/DCLTC3704电源电感TOKO919AS系列电解电容—180UF\100UF\10UF\56UF等三极管和场效应管ESD二极管、保险管、Zenar二极管、肖特基二极管、LED直流风扇12V/0.2A3.高速A/D高速A/D用于数字通信接收机IF采样功能,将模拟信号转化为数字信号供给FPGA做处理,设计核心要素包括：四路125Msps,12bit高速A/D,推荐使用AD9233BCPZ-125输入电压:1.8V(模拟),3.3V(数字),其中1.8V耗电220mA,四路要880mA,要使用大电流容量稳压管供电,因为是高速芯片,每个供电管脚接0.1uF去耦电容RF/IF输入,经Transformer转换为两路信号,2Vp-p输入,Transformer后端RC网络要根据输入信号的频率而变换Freqencyrange(MHz)RC(pF)0〜70331570〜200335200〜300155300~15NC125MHz有源晶振时钟,经Transformer转换为差分信号CLK+/CLK-,—个晶振可负载两个A/D芯片利用肖特基二极管对输入的模拟和时钟信号电平进行钳制I2C控制指令(SCLK/SDIO)A/DData输出经Buffer进入FPGA,前后加20~100欧姆电阻有助于减少overshooting和ringing主要器件:A/DConverterAD9233BCPZ-125125MHzCrystalCB3LV-3CTransformerADT1-1WT/ETC1-1-13Buffer74VCX162244SchottkyDiodeHSMS28124.高速D/A高速D/A用于数字宽带通信,将数字信号转化为模拟信号供给下一级做处理,设计核心要素包括:四路125Msps,12bit高速D/A,推荐使用AD9752输入电压:5V(模拟\数字),0.1uF去耦、1uF滤波电容125MHz有源晶振时钟,单端输入,一个晶振可负载两个D/A芯片模拟差分信号输出,电阻网络调整输出共模电压数字信号输入端接上拉和下拉电阻(可选)主要器件:D/AConverterAD9752125MHzCrystalCB3LV-3CTransformerADT1-1WT5.AudioA/DAudioA/D用于数字音频接收机采样功能,将模拟信号转化为数字信号供给FPGA做处理,设计核心要素包括：两路Stereo,16bitAudioD/A,推荐使用AD1877输入电压:5V(模拟\数字),0.1uF、10nF去耦、1uF滤波电容12.288MHz有源晶振时钟,单端输入,一个晶振可负载两个A/D芯片左右两声道模拟输入TTL串行数据输出主要器件:AudioA/DConverterAD187712.288MHzCrystal6.AudioD/AAudioD/A用于将数字音频信号转化为模拟信号,设计核心要素包括:两路Stereo,24bitAudioA/D,推荐使用AD1853输入电压:5V(模拟\数字),0.1uF滤波电容12.288MHz有源晶振时钟,单端输入,一个晶振可负载两个A/D芯片左右两声道模拟差分输出运放和低通滤波,采用±5V供电,如果声音效果不佳,还可采用外接直流电源土15V供电喇叭和耳机两种音频输出方式主要器件:AudioD/AConverterAD185312.288MHzCrystalOP275运放器LA4525喇叭功放LA4536A耳机功放三、接口说明1.RS-232两路RS-232Transceiver,9Pin标准RS-232接口,接口定义为DCD\RXD\TXD\DTR\GND\DSR\RTS\CTS\RI一路选用MAX3380,2TX/2RX普通Transceiver,传输速率460kbps,连接RXD\CTS\TXD\RTS\GND一路选用MAX3245,3TX/5RX高速Transceiver,传输速率1Mbps,全部连接2.RJ-45一路以太网控制器,ISABUS接口,推荐使用CS8900A输入电压:3.3V(模拟\数字),0.1uF去耦电容20MHz无源晶振时钟,双端输入TX/RX差分信号输出双向buffer主要器件:以太网控制器CS8900ABuffer74VCX16324520MHzCrystalNVRAMAT93C46A内部集成X'FMR的RJ-45接口3.USB2.0OTG两路高速(全速)USB2.0OTGTransceiver,推荐使用ISP1504A输入电压:5V\3.3V\2.8V\1.8V,0.1uF滤波电容,利用电源分配开关提供5V电压给USB接口19.2MHz无源晶振时钟,双端输入一路标准USB接口,接口定义为5V\D-\D+\GND一路MiniUSB接口,接口定义为5V\D-\D+\ID\GND,ID连接TransceiverID引脚,标准USB接口没有该功能,TransceiverID引脚经1K电阻接地主要器件:高速（全速)USB2.0OTGTransceiverISP1504A19.2MHzCrystal双路USB电源分配开关MIC2536ESDFilterIP4059(可选）4.CMOS摄像头CMOS摄像头接口没有固定标准,可以采用48PinCSIConnector,包括CSI数据传输(MCLK\FV\LV\PIXCLK\DATA[15:0])、GPIO传感器控制(RESET\POWD)、I2C(SDA\SCLK)和电源供电四个部分输入电压：2.8V\1.8V（模拟\数字）,0.1uF滤波电容一般摄像头都是8bit数据信号接上拉电阻,最好都通过buffer驱动和FPGA通信我们现在有一个Freescale的CMOS摄像头,48PinCSIConnector接口,只需安装驱动程序即可5.CF&SDCardCF&SD都可作为外设存储器,SD卡可兼容MMC卡,3.3V输入电压SD9Pin结构,接口定义为Data2\Data3\CMD\gnd\3.3V\CLK\gnd\DataO\Data1,FPGA输出的Data可直接连接外设存储器MMC7Pin结构,两侧比SD卡各少一个DatapinCF50Pin结构较复杂,从功能上说,SD可以实现大容量存储,个人认为不需要再在板上设计CF接口接口选择:CFSAMTECCFT-150（可选）6.JTAGJTAG有20Pin和14Pin两种标准接口,两者电气特性一致,没有本质差别我们选用20Pin结构,接口定义为PinnodescriptionPinnodescriptionPinnodescriptionPinnodescription1Vref6GND11RTCK16GND2VCC7TMS12GND17NC3TRST8GND13TDO18GND4GND9TCK14GND19NC5TDI10GND15SRST20GNDTRST\TDI\TMS\NRST可接不高于10K上拉电阻防止误触发TCK\RTCK可接不高于10K下拉电阻防止误触发VCC3.3V供电,Vref也可直接连接3.3V7、键盘外接键盘采用20PIN接口接口定义如下图

PinSignalDescription1VC:C+3voltpower2NONOCONNECTION3UART2_RXDKEY_COL7KEYFADCOLUMN7—Bidirectionalsignalusedtoscanakeypad4UART2_RTSKEY_ROW6KEYPADROW6—Bidirectionalsignalusedtoscanakeypad5UART2_TXDKEY_COL6KEYFADCOLUMN6—Bidirectionalsignalusedtoscanakeypad6UART2_CTSKEY_ROW7KEYFADROW7—Bidirectionalsignalusedtoscanakeypad7KP_COL5KEYPADCOLUMN5一Bidirectionalsignalusedtoscanakeypad8KPJROW5KEYFADROW5—Bidirectionalsignalusedtoscanakeypad9KPCOL4KEYMDCOLUMN4—Bidirectionalsignalusedtoscanakeypad10KP_IROW4KEYFADROW4—Bidirectionalsignalusedtoscanakeypad11KP_COL3KEYFADCOLUMN3—Bidirectionalsignalusedtoscanakeypad12:KP_IROW3KEYFADROW3—Bidirectionalsignalusedtoscanakeypad13KP_COL2KEYFADCOLUMN2—Bidirectionalsignalusedtoscanakeypad14KP」ROW2KEYMDROW2—Bidirectionalsignalusedtoscanakeypad15KP_COL1KEYFADCOLUMN1—Bidirectionalsignalusedtoscanakeypad16KP」ROW1KEYPADROW1—Bidirectionalsignalusedtoscanakeypad17KP_COLOKEYFADCOLUMN0—Bidirectionalsignalusedtoscanakeypad18KP_IROWOKEYPADROW0—Bidirectionalsignalusedtoscanakeypad19NONOCONNECTION20GNDGROUND8.LCD接口>配合我们目前有的一套34PINSHARPLCD接口,接口定义如下:vcc1•2GNDOE_ACD34FLM_VSYNG_SPSLP_HYSYNC5«6LSGLKLD5_B57■8LD4_B4LD3_B39■10LD2_B2LD11_G51112LD10_G4LD9_G31314LD8_G2LD17_R515«16LD16_R4LD15.R317«18LD14_R2CONTRAST19•20LCDONSPL.SPR21«22REVPS23«24GLSLD1_B125■26LDO_BOLD7_G127■28LD6_G0LD13_R12930LD12_R0TOP31«32BOTTOMLEFT33«34RIGHT>40PIN并口LCD,接口定义如下图

IPU_VSYNCHO1•«2IPU_LD0IPU_LD134IPU_LD2IPU_LD956IPU_LD4IPU_LD578IPU_LD17IPU_LD8910IPU_LD7IPU_LD61112IPU_FAR_RSTLCDRSTO1314IPU_WRIPU_LD915163V3IPU_LD111718IPU_LD10IPU_LD191920GNDIPU_LD152122IPU_LD12IPU_LCS02324IPU_LD14IPU_RD2526IPU_LD16LED_MD12728PM_VBLITELED_MD22930LED_MD3LED_MD43132NCGND3334CVDD_2.775VLED_KP3536NCDVDD_1.8V3738NVCC7GPIO13940GPIO2>16PIN串口LCD,接口定义如下图DVDD_1.8VIPU_SD_CLKSERLCD_CSDVDD_1.8VIPU_SD_CLKSERLCD_CSLGDRST2GNDLED_AD1LED_AD2GPIO11•«23•«45«•61««吕9•«1011•«1213•«1415•«163V3IPU_SD_D_IOIPU_SER_RSTIPU_SD_D_ICVDD_£775VPM_VBLITEledLkpGPIO25V/3.3V/2.8V/1.8V供电,加10uF滤波电容9.MICTORTektronixandAgilentlogicanalyzerconnectorsAgilent有90Pin、40Pin两种标准接口,我们选用40Pin接口,3.3V供电要和JTAGTRST/TDI/TDO/TCK/TMS五个引脚连接数据和时钟引脚可根据Agilent式样书布线MICTOR选择依赖逻辑分析仪设备厂家的标准,不同的厂家标准不同,也可参考FS2公司的产品说明,对应38PinMictor10.板间高密度高速接口现在还不能确定基板和核心板间有多少线需要连接,SAMTECDPAF-3.0高密接口有184Pin,占用面积合适(1*5cm),围绕核心板边放置4个高密接口可以有4*184=736Pin应该可以满足设计需求。高密接口必然带来信号的损失,影响信号传输的速度,选择知名厂家产品尤为重要。一个高密连接器有四组位置对称引脚便于排列,引脚序号如下图：OOOOOOOO0OOOOOOOO0OOOOOOOO0OOOOOOOO000000□□□□□□□□□□□□□□□□□□「'-.--口口口ooooooooooC-0■:■:■_■:■:■_ooO000O00OOOOOO00c'c'c'c'ooc'c'c'c'OOO门c'?:-'c'c'门.00门门门一:|二:.'一:|二:.'一:I二■••■'□000.:DooooooooooooooooooooooOooooooooooooooooooOOOOOooooooooooooooooooooooo51411.扩展口扩展口种类较多,选择主要看使用,我选3*24pin接口。根据使用选择放置位置。上侧扩展口用来扩展USB.UART和I2C,右下角两个扩展口一个用来扩展SD和KEYPAD,另一个作为GPIO预留口。12.PCI-Express接口PCI-Express的接口有IX、2X、4X、8X、12X、16X、32X多种标准,选择较常见的4XPCI-Express接口。接口定义如下表：

13、13、DDR采用184PINDIMM结构,金手指每面92PIN,金手指上有一个卡口;DDR2采用240PINDIMM结构,金手指每面120PIN,金手指上有一个卡口。DDR是一个高速而复杂的接口,由于将接口放置于底板上,和FPGA之间的数据通信距离加长且通过高密连接器对信号完整性产生一定的影响,因此DDRPCBLayout至关重要,主要需要考虑反射(阻抗匹配问题)、串扰(信号相互干扰问题)、地弹(电源性能)三大问题。选择184PINDIMM结构DDR,包括64根数据+17根地址+6时钟+片选+行列选通,接口定义如下表:信号线定义信号线定义信号线定义信号线定义SA2SA1D59D58VDDD63D62

VDD/DGNDD60NCD51D50VDDD55DQS#6VDDD54DQM6DCLK2DCLK2#VDDNCGNDD49D53D52D48NC/CS2VDDNC/CS3VDDD43D47D46D42DQS#5GNDDQM5GNDSCASA#CS#1CS#OD41SWEA#VDDD45VDDD40SRASA#D44D35SBSOGNDD39GNDD34D38DQM4DQS#4D33VDDD37VDDD32D36GND定位卡定位卡定位卡定位卡信号线定义信号线定义信号线定义信号线定义SBS1CB3CB7VDDGNDCB2CB6A10AODQS8DQM8GNDVDDCB1DCLKO#DCLKOCBOA1VDDCB5GNDA2CB4D31D27D26GNDD30VDDA4A3BQM3DQS#3D25VDDD29GNDD24D28A6A5D19GNDD23VDDA7A8D22D18A9VDDDQM2GNDDQS#2A11D21D17D16GNDA12VDDCKEOD20BA2D11D10VDDCKE1GNDDCLK1#D15D14DCLK1VDDVDDDQM1DQS#1D9D13D12D8GNDVDDA13NCNCNCNCD3VDDGNDD7D2DQS#OD6DQMOD57D56GNDD61

D1GNDVDDD5D0VREFD4GND四、PCBLayout说明1.PCB选材考虑到高速PCB的电磁兼容和信号完整性问题,采用FR-4材质PCB,介电常数在4.1~4.5之间。2.层和传输线Layout1)基板考虑到高速PCB的电磁兼容和信号完整性以及RF模拟信号问题,基板采用八层板Layout,各层描述如下:Signal/GND/Signal/Power/GND/Signal/GND/Signal;传输线为50欧姆特征阻抗,设计说明请参考下图:可根据板厚而定，可定为10milsignal可根据板厚而定，可定为10milgndsignalpowergndsignalgndsignal铜箔层(signal/gnd/power),厚度均为1.4mil=35um.■介质层,介电常数4.1,介电层各层厚度如上图标注.顶层和底层高速传输线和RF线宽8mil,中间层高速传输线宽9mil,计算过程不赘述.为确保开发板抗损坏,将整体板厚设计为2mm=79mil,这样power和gnd之间的介电层厚度为:79-12*4-5*2-1.4*8=10mil.电源和地线走线原则上要比传输线更宽,这里不作线宽规定,视布线实际情况而定,其他低速信号线和连接线也没有明确要求。2)FPGA核心板核心板FPGA引脚较多,信号线连接复杂,采用14层板Layout,各层描述如下:Signal/GND/Signal/Signal/GND/Signal/Power/GND/Signal/GND/Signal/Signal/GND/Signal设计说明请参考下图:signalgndsignalsignalgndsignalpowergndsignalgndsignalsignalgndsignal铜箔层(signal/gnd/power),signal厚度均为0.6mil,gnd/power厚度均为1.2mil■介质层,介电常数4.1,介电层各层厚度如上图标注.顶层和底层高速传输线线宽6mil,4、5、11.12层高速传输线宽14mil,6、9层高速传输线宽10mil,计算过程不赘述.整体板厚设计为82mil电源和地线走线原则上要比传输线更宽,这里不作线宽规定,视布线实际情况而定,其他低速信号线和连接线也没有明确要求。3.高速传输线延时问题对于核心板,由于器件紧紧围绕着FPGA布