《单片无线发射与接收电路设计》课件第2章

第2章5.8GHz/2.4GHz无线收发电路设计

2.1ML58005.8GHz1.5Mb/sFSK收发电路

2.1.1ML5800主要技术特性

ML5800是一种工作在5.8GHz的高集成度收发器，适合在数字无绳电话、无线PC外设、无线游戏操作和无线移动媒体中应用。

ML5800包含实现数字无绳电话所需要的频率发生器、接收器和发射器，外加功率放大器、天线开关电路和控制器，可构成一个完整的收发机系统。该芯片采用FSK调制解调方式，数据速率为1.536Mb/s，灵敏度为-103dBm，输出功率为0dBm，片内可校准电压2.7～3.6V，接收模式电流消耗为65～90mA，发射模式电流消耗为60～80mA，待机模式电流消耗为0.1～10μA，具有3线制串行接口和模拟信号强度指示输出。

2.1.2ML5800引脚功能与内部结构

ML5800的内部结构框图如图2.1.1所示。芯片包含接收混频器(ReceiverMixer)、正交发生器(QuadratureGeneration)、正交下混频器(QuadratureDownmixers)、滤波器组(FilterAlignment)、信号强度指示器(RSSI)、频率-电压转换器(FtoV)、发射混频器(TransmitMixer)、3.9GHz压控振荡器(3.9GHzVCO)、控制寄存器(ControlRegisters)、锁相环分频器(PLLDivider)、基准分频器(Ref.Divider)、两通道调制器(Two-portModulator)和模式控制(ModeControl)等电路。图2.1.1ML5800的内部结构框图2.1.3ML5800应用电路

ML5800的应用电路如图2.1.2所示。图中，功率放大器采用ML5803；发射/接收转换开关(T/RSWITCH)用来转换发射与接收通道信号到天线(ANTENNA)；基带控制器(BASEBANDIC)通过配置寄存器和3线式串行总线来配置ML5800，通过控制接口来控制ML5800工作。图2.1.2ML5800的应用电路

ML5800有三种工作模式：待机模式(STANDBY)、接收模式(RECEIVE)和发射模式(TRANSMIT)。模式控制由引脚端RXON和XCEN完成，RXON和XCEN的状态与模式控制关系请参考ML2724有关部分。

ML5800通过3线式串行数据输入总线配置收发器参数和编程PLL电路。芯片内部有3个寄存器，寄存器0(Register0)用来配置PLL电路，寄存器1(Register1)用来配置通道频率数据，寄存器2(Register2)用来访问内部测试数据。寄存器的数据格式如图2.1.3所示。图2.1.3寄存器的数据格式图2.1.4ML2722、ML2724和ML5800系列芯片应用电路结构方框图

2.2ML58245.8GHz/2.4GHz收发电路

2.2.1ML5824主要技术特性

ML5824是一种工作在5.8GHz/2.4GHz的高集成度收发器，其包含了实现数字无绳电话所需要的频率发生器、接收器和发射器，外加功率放大器、天线开关控制器等电路，可构成一个完整的收发机系统，适合在数字无绳电话、无线PC外设、无线游戏操作和无线移动媒体中应用。

ML5824采用FSK调制解调方式，数据速率为1.536Mb/s，接收输入频率为5.725～5.850GHz，接收输出频率为2.380～2.505GHz，噪声系数为4dB，输入IP3为-14dBm，发射输入频率为2.380～2.505GHz，发射输出频率为5.725～5.850GHz，输出功率为3.5～5.5dBm，可直接与许多2.4GHz的收发器接口，电源电压为2.7～3.6V，接收模式电流消耗为50～60mA，发射模式电流消耗为95～110mA，待机模式电流消耗为10μA。

图2.2.1ML5824的内部结构框图2.2.3ML5824应用电路

ML5800的应用电路如图2.2.2所示。ML5824有三种工作模式：待机模式(STANDBY)、接收模式(RECEIVE)和发射模式(TRANSMIT)，模式控制由引脚端RXON和XCEN完成，RXON和XCEN状态与模式控制关系请参考ML2724有关部分。图2.2.2ML5824的应用电路2.3AT86RF2302.4GHzIEEE802.15.4TM收发电路

2.3.1AT86RF230主要技术特性

AT86RF230是一种适合ZigBee/IEEE802.15.4-2003应用的2.4GHz收发器芯片，是一个真正的“SPI-天线”解决方案。除天线以外，所有的RF元器件都集成在芯片上，采用ATMEL’sAVR等微控制器控制。

AT86RF230的接收灵敏度为-101dBm，输出功率为-17～3dBm，电源电压范围为1.8～3.6V，接收模式电流消耗为16mA，发射模式电流消耗为17mA，休眠模式电流消耗为0.1µA。2.3.2AT86RF230引脚功能与内部结构

AT86RF230的内部结构方框图如图2.3.1所示，芯片内部电路分为模拟电路(AnalogDomain)和数字电路(DigitalDomain)两部分。模拟电路部分包含LNA、PA、PPF、混频器、SSBF、AGC、限幅器(Limiter)、ADC、频率合成器(FrequencySynthesis)、XOSC等电路。数字电路部分包含TXBBP、RXBBP、控制逻辑/配置寄存器(ControlLogic/ConfigurationRegisters)、帧缓冲器(FameBuffer)、SPI从设接口(SPISlaveInterface)、数字电路电压调节器(DVREG)等电路。图2.3.1AT86RF230的内部结构方框图2.3.3AT86RF230应用电路

AT86RF230的应用电路如图2.3.2所示，元器件参数如表2.3.2所示。图2.3.2中，平衡-不平衡变换器B1将AT86RF230的100Ω的差分RF通道(RFP/RFN)转换为50Ω的单端RF通道；电容器C1和C2耦合RF信号到RF通道；CB2和CB4是电源退耦电容器；CB1和CB3是集成的模拟和数字电路电压调节器的旁路电容器，推荐值为1µF；CX1和CX2是晶振负载电容器；C3和R2组成低通滤波器，尽可能靠近引脚端CLKM安装。图2.3.2AT86RF230的应用电路图2.3.3AT86RF230与微控制器接口电路 2.4ATR24062.4GHzGFSK收发电路

2.4.1ATR2406主要技术特性

ATR2406是一种2.4GHzRF收发器芯片，芯片内部包含有镜像抑制混频器、低IF滤波器、FM解调器、RSSI、发射前置放大器、外部功率放大器用的斜率发生器、集成的合成器、VCO、发射滤波器等电路。

ATR2406具有95个通道，支持跳频(ETSI)和数字调制(FCC)，GFSK调制速率为72kb/s、144kb/s、288kb/s、576kb/s和1152kb/s，接收灵敏度为-93dBm，输出功率为+4dBm，电源电压为2.9～3.6V，片上辅助电压调节器电压为3.2～4.6V，接收模式电流消耗为31mA，发射模式电流消耗为16mA，低功耗模式电流消耗为1µA。

2.4.2ATR2406引脚功能与内部结构

ATR2406的内部结构方框图如图2.4.1所示。芯片包含接收器、发射器、频率合成器、控制器接口、电源几部分。接收部分包含LNA、镜像抑制混频器(IR-MIXER)、带通滤波器(BP)、解调器(DEMOD)、限幅器(LIMITER)、RSSI等电路。发射部分包含有功率放大器(PA)、斜率发生器(RAMPGEN)等电路。频率合成器包含有PLL、VCO、高斯滤波器(GAUSSIANFILTER)等电路。控制器接口包含有总线(BUS)和控制逻辑电路(CTRLLOGIC)。电源部分包含有VCO电压调节器(VCOREG)、辅助电压调节器(AUXREG)和基准电压源(VREF)。图2.4.1ATR2406的内部结构方框图2.4.3ATR2406应用电路

ATR2406应用电路电原理图和印制板图如图2.4.2～图2.4.4所示。图2.4.2推荐的封装引脚端PCB尺寸图2.4.3ATR2406应用电路电原理图图2.4.4ATR2406应用电路PCB元器件布局图

2.5ATR24342.4GHz无线USB电路

2.5.1ATR2434主要技术特性

ATR2434是一种2.4GHzGFSK调制、解调的USB收发器芯片，可以直接与微控制器接口。它的接收灵敏度为-95dBm，输出功率为0dBm，收发距离为50m，数据速率为

62.5kb/s，SPI与微控制器接口速率可以达到2MHz，输入时钟频率为13MHz，电源电压为2.7～3.6V，发射模式电流消耗为8.1mA，接收模式电流消耗为69.1mA，低功耗模式电流消耗小于1µA，引脚端与CYWUSB6934、CYWUSB6935无线USB芯片兼容，工作温度范围为-40～+85℃。2.5.2ATR2434引脚功能与内部结构

图2.5.1ATR2434的内部结构方框图

2.5.3ATR2434应用电路

ATR2434引脚端与CYWUSB6934、CYWUSB6935无线USB芯片兼容，其应用电路形式请参考CYWUSB6934有关部分。

2.6CC24002.4GHzGFSK/FSK收发电路

2.6.1CC2400主要技术特性

CC2400是Chipcon公司推出的2.4GHz低功耗RF收发器芯片。芯片内部包含接收器、发射器、频率合成器、正交变频器、数字接口、晶体振荡器、偏置等电路，符合EN300440(欧洲)、CFR47Part15(美国)和ARIBSTD-T66(日本)标准。CC2400具有强大的灵活的开发工具，使用软件容易生成CC2400的配置数据，适合在2.4GHzISM/SRD频段系统、游戏操纵台、无线耳机、PC外设和高级遥控玩具中应用。

CC2400采用GFSK和FSK调制方式，发射数据速率为10kb/s、250kb/s、1000kb/s(数据速率是可编程的/可选择的)，发射标称输出功率为0dBm，发射最佳负载阻抗为115+j180Ω，电流消耗极低(接收时为23mA)，内核电源电压低(1.8V)，接收灵敏度为-85～-100dBm(在BER = 10-3的条件下)，临近信道抑制为11dB(±1MHz信道间隔)，LO泄漏为-47dBm，RSSI载波检测电平为-69dBm，RSSI范围为80dB，I/O接口电压灵活(2.6～3.6V)，频率合成器灵敏(190μs稳定时间)，晶体振荡器频率为16MHz，输出功率可编程，电源电压为1.8V，电流消耗19～50mA，低功耗模式(OFF)电流消耗为1.5μA。2.6.2CC2400引脚功能与内部结构

图2.6.1CC2400的内部结构框图接收器部分包含LNA、混频器、带通滤波器、增益可调节的放大器、模/数转换器(ADC)、数字解调器(DigitalDemodulator)。数字解调器具有数字信号强度指示(DigitalRSSI)、增益控制(GainControl)、镜像抑制(ImageSuppression)、信道滤波(ChannelFiltering)和解调(Demodulation)等功能。发射器部分由数字调制器、数/模转换器、低通滤波器、混频器和功率放大器等组成。数字调制器具有数字滤波(DataFiltering)、调制(Modulation)和功率控制(PowerControl)功能。数字接口/先入先出具有逻辑控制(ControlLogic)和数字接口控制(Control)功能。

CC2400是低-中频接收器。已接收到的RF信号被LNA放大和下变频器转换为正交(I和Q)中频(IF)信号。在中频(1MHz)I/Q信号经过滤波和放大，然后被ADC数字化。自动增益控制、末级信道滤波、解调和位同步由数字电路完成。

CC2400输出(仅在未缓冲模式)数字解调数据在DIO引脚端。在DCLK引脚端同步数据时钟是可利用的。在缓冲模式下，调制数据送入FIFO并到达SPI接口。RSSI可利用数字格式通过串行接口读取。RSSI还具有可编程载波检测指示器的特性，在GIO1或GIO6引脚端输出。

在发射模式下，基带信号被直接上变频为正交(I和Q)信号后馈送到功率放大器(PA)。TX中频信号是频移键控(FSK)。高斯滤波器可用于GFSK。在数据速率为1Mb/s时，高斯滤波器的BT是0.5。内部T/R转换电路使天线接口和匹配非常容易。天线连接采用的是差分形式。通过外部直流通路把RXTX_SWITCH与RF_P和RF_N连接起来对PA和LNA加上偏置。

频率合成器包括一个完全的片内LCVCO和一个90°分相器，产生LO_I和LO_Q信号，在接收模式时连接到下变频器混频器，在发射模式时连接到上变频器混频器。VCO工作的频率范围为4800～4966MHz。

晶体必须连接到XOSC16_Q1和XOSC16_Q2，产生合成器的基准频率，提供PLL锁定信号。

数字基带支持信息包处理和数据缓冲。4线SPI串行接口用于配置数据(在缓冲模式和数据接口)。有一些数字I/O线被配置用于信息包处理和中断信号。2.6.3CC2400应用电路

1．应用电路

CC2400使用分立元件的平衡-不平衡变压器单端输出的应用电路如图2.6.2所示。采用差分天线(折合双极子)的典型应用电路如图2.6.3所示。两个应用电路中元器件的功能和参数如表2.6.2所列。图2.6.2CC2400使用分立元件的平衡-不平衡变压器单端输出的应用电路图2.6.3采用差分天线(折叠双极子)的应用电路

1)输入/输出匹配

RF输入/输出是高阻抗和差分的，可用于单端操作。对于RF端口，最佳差分负载是115+j180Ω。

当使用一个类似单极天线的不平衡天线时，需要使用平衡-不平衡变压器，目的是达到最佳的性能。平衡-不平衡变压器可以由低成本的分离式电感器和电容器来实现。它由C61、C62、C71、C81、L61、L62和L71和L81组成，并将匹配RF输入/输出达到50Ω，参看图2.6.2。L61和L62将提供LNA/PA输入/输出的直流偏置。L71用于隔离TX/RX_SWITCH引脚端，内部T/R转换电路用于LNA和PA之间的转换。若使用类似于折叠双极子的对称天线，则平衡-不平衡变压器可以被省略。若天线从TX/RX_SWITCH引脚端到RF引脚端也提供直流通路，则直流偏置不需要电感器。L71分离式电感器应当始终使用，如图2.6.3所示。双极子有一个虚地点，因此其提供的偏置不会降低天线的性能。

2)偏压电阻器

偏置电阻器R451用于设置一个准确的偏置电流。

3)晶振

外部晶振带两个负载电容(C421和C431)与芯片内部电路一起构成晶体振荡器。

4)数字I/O接口

数字I/O的电源电压必须与接口电路匹配。CC2400的数字I/O接口可以提供范围在2.6～3.6V的电源电压给微控制器接口。

5)电源退耦和滤波

为得到最佳性能，应适当地采取电源退耦。在实际应用中，退耦电容的布置和大小对电源滤波非常重要。Chipcon公司遵循非常贴近的原则，提供紧凑的参考设计方案。

2．配置

对于不同的应用，CC2400可被配置成具有最佳性能。通过可编程配置寄存器可对下列关键参数进行编程：接收/发射模式，RF频率，RF输出功率，FSK频率偏移，功率下降/功率上升模式，晶体振荡器功率上升/功率下降，数据速率和编码(NRZ，8B/10B编码)，合成器锁定模式，数字RSSI，FSK/GFSK调制，数据缓冲，信息包处理硬件支持。寄存器的详细信息请查看Chipcon的有关资料。

1)配置软件

Chipcon公司为CC2400用户提供开发软件SmartRF®Studio(Windows界面)，它可生成所有CC2400必需的配置数据，根据用户不同参数的选择，配置CC2400必须以十六进制数据输入到微控制器。

2) 4线串行配置接口

CC2400作为一个从设，可通过简单的4线SPI兼容接口(SI、SO、SCLK和CSn)来配置。在缓冲模式下，这个接口常被用做数据接口。有44个16位配置寄存器、9个指令选通寄存器、1个寄存器以供FIFO读取。每个寄存器有7位地址。FIFO(32字节)是8位宽，读/写位指示读或写操作与7位地址一起制作成8位地址字段。寻址指令选通寄存器内部顺序优先。

CC2400的完整配置要求发送44个数据帧，每个数据帧为24位(7个地址位、R/位和16个数据位)。一个完整的配置所需的时间取决于SCLK频率，在SCLK频率为20MHz时一个完整配置执行少于5μs。在低功耗模式下，设置芯片只需要一个指令寻址选通寄存器，这样至少花费0.4μs。除了选通寄存器，所有寄存器都是可读的。

在每个写入周期，24位被送入SI线。最初送入R/位(0是写，1是读)；其次的7位是地址位(A6:0)，A6是地址的MSB(最高有效位)，被最先送入；然后16个数据位被传送(D15:0)。当地址和数据传送时，CSn(片选低电平有效)必须保持低状态。编程时，SI数据的时钟在SCLK的正边沿进入CC2400。当16个数据位的最后一位D0被写入时，数据字加载进入内部配置寄存器。在低功耗模式下，编程期间配置数据将保持，而当电源关断时不保持。寄存器可以以任何指令编程。

配置寄存器也可通过相同配置接口由微控制器读取。R/位必须设置高状态来启动数据读取返回，然后7地址位被送入。于是，CC2400从地址寄存器返回数据。SO用于数据输出，并且必须配置作为微控制器的输入。

指令选通寄存器用同样的方法存取写操作，但无数据传送。也就是说，在CSn设置成高状态之前，仅R/位和7个地址位可写入。

3)微控制器接口和引脚配置

在典型系统应用中，CC2400将接口连到微控制器，微控制器必须能够：

(1)通过4线SPI总线配置接口(SI、SO、SCLK和CSn)编程CC2400进入不同模式，重复读取状态信息，在缓冲模式下数据信号也是通过SPI总线发射的。

(2)若使用无缓冲传送数据，则同步数据信号接口(DIO和DCLK)为双向的。

(3)若使用由硬件支持的信息包处理操作，则常规控制和状态引脚(RX、TX、FIFO、PKT、GIO1和GIO6)为随机接口。

(4)微控制器可以随机地监控常规I/O引脚(GIO1、GIO6)，用于判断频率锁定状态、载波状态或其他状态信息。微控制器通过4线SPI接口可以随机地读出数字RSSI值和其他状态信息。

(1)配置接口。微控制器接口如图2.6.4所示。对于SPI配置接口(SI、SO、SCLK和CSn)微控制器，最小使用4个I/O引脚，其他引脚都是随机的。SO将连接到微控制器的一个输入端，SI、SCLK和CSn必须连接到微控制器的输出端。微控制器引脚连接到SI、SO和SCLK，可以与其他SPI接口设备共享。在CSn无效(低电平有效)期间，SO是高阻抗输出。在低功耗模式，为了防止漂移输入，CSn引脚端将有一个外部上拉电阻或设置为高电平。SI和SCLK也将设置一个定义电平来防止漂移输入。

(2)无缓冲模式信号接口。用于数据发射和接收的引脚(DIO)为双向的。DCLK提供数据时钟，将连接到微控制器输入。数据在DCLK的正边沿进行进/出操作。

(3)常规控制和状态引脚。在缓冲模式FIFO忙/空闲时，FIFO引脚可以随机地用于中断微控制器，这个引脚应该连接到微控制器的中断引脚端。

利用信息处理支持，在缓冲模式下同步字被检测(RX模式)和信息包被发射(TX模式)时，PKT引脚可以随机地用于中断微控制器。这个引脚连接到微控制器中断引脚。

FIFO和PKT的极性可通过INT寄存器(地址0x23)控制。

RX和TX引脚可以随机地用于改变CC2400的工作模式，作为利用SPI接口的一个可选择的闸门指令。RX和TX引脚连接到微控制器输出端。如果RX和TX引脚都不用，则为了防止意外地改变工作模式，它们应接地。

GIO1和GIO6可以随机地用于监测个别状态信号，由IOCFG寄存器选择。GIO6引脚端连接到微控制器输入端。

4)数据缓冲

CC2400可以使用缓冲或无缓冲数据接口。数据缓冲模式是通过GRMDM.PIN_MODE[1:0]位(寄存器地址0x20)来控制的。

在无缓冲模式下，同步数据时钟由CC2400的DCLK引脚提供，DIO引脚作为数据输入/输出使用(参看图2.6.4)。

在缓冲模式下，32字节先进先出(FIFO)寄存器模块用于数据发射和数据接收。FIFO通过FIFOREG寄存器(地址0x70)用SPI接口访问。若CSn线保持低状态，则多个字节可被写入到FIFO。在访问FIFO时，晶体振荡器必须运行。

使用FIFO缓冲器数据可以脉冲方式发射。在缓冲模式下，SPI数据速率比主机控制数据速率低。这样发射器和接收器仅在较短周期内运行使能，减轻了电流消耗。FIFO也允许SPI运行更快的数据速率，提供更多的时间给MCU工作和进行数据传递。

在接收期间读取FIFO，可以接收高于32字节的信息。同样，在发射期间，写新数据到FIFO，也可以发射比32字节更多的信息。图2.6.4微控制器接口

5)数据/线编码

CC2400可采用下列线编码格式工作：NRZ非归零、曼彻斯特编码(同样知道双相位电平)和8/10编码。

数据格式由GRMDM.DATA_FORMAT[1:0]位控制。曼彻斯特编码和8/10编码会减少有效位速率，但通常用于提高扩频特性和误差检测。

(1)在缓冲模式下的数据编码。在缓冲模式下，利用内部FIFO可使用所有3线编码配置。

编码/译码的发生指数据从FIFO送入到调制器和从解调器到FIFO。对用户来说，编码线是无形的。若选择8/10编码，则当使用信息包模式支持时，前帧和同步字都不编码。

(2)在未缓冲模式下的数据编码。当不使用数据缓冲器时，DIO/DCLK接口CC2400可配置为两种数据格式。

①同步NRZ模式。在发射模式下，CC2400在DCLK和DIO提供数据时钟，用作数据输入。在DCLK的上升沿数据计时，进入CC2400。在RF未编码时，数据被调制。在接收模式下，CC2400同步并在DCLK提供接收数据时钟，在DIO提供接收数据。数据在DCLK的上升沿将被计时进入接口电路。②同步曼彻斯特编码模式。在发射模式下，CC2400提供数据时钟在DCLK、DIO用作数据输入。在DCLK的上升沿，数据以NRZ格式进入CC2400。数据在RF采用曼彻斯特编码调制，编码由CC2400完成。在这个模式下，由于采用NRZ编码，因此有效位率是波特率的一半，最大有效位率为500kb/s。

在接收模式下，CC2400在DCLK提供同步和接收数据时钟，在DIO接收数据。CC2400完成解码和提供NRZ数据在DIO上。数据将在DCLK的上升沿进入到接口电路。

3．无线电控制状态机

CC2400具有一个嵌入的状态机，用于转换不同的操作状态(模式)。状态的改变可用指令选通寄存器或用专门的引脚端控制。

在RX模式或者TX模式下使用无线电之前，主晶体振荡器必须导通电源并且稳定工作。在电气技术指标中给出了晶体振荡器的启动时间，在这个时间内，时钟可能是不稳定的。晶体振荡器由存储在寄存器的SXOSCON/SXOSCOFF指令控制。无论晶体振荡器运行和稳定与否，在地址转换指示期间，利用状态寄存器XOSC16M_STABLE位返回。这个状态寄存器可以在振荡器启动后被访问。频率合成器(FS)可以访问指令闸门寄存器SFSON，或者用RX和TX控制引脚启动。FS将进入自校准模式。校准完成后，FS需要锁定在正确的LO频率上。校准和锁定所占用的时间在电气技术指标中给出。

当FS处在锁定状态时，可能进入到RX或TX模式，可以通过访问SRX/STX指令闸门寄存器或用RX和TX控制引脚来控制，也可以通过状态机上FS的情形快速地改变TX和RX模式。

关断RF既可使用访问指令闸门寄存器SRFOFF完成，也可使用RX和TX控制引脚来完成。当使用RX和TX引脚达到从FS导通到无线电关断时，在把TX设置到0之前先把RX设置为0是很重要的。图2.6.5使用RX和TX引脚完成状态转换的方框图

4．电源管理

CC2400提供了灵活的电源管理技术，以满足有严格功耗要求的应用领域，如电池供电设备。

CC2400复位后处于低功耗模式，为了使芯片随时以正确的频率、数据速率和工作模式运行，所有配置寄存器都要可编程。由于CC2400有非常快的启动时间，因此在要求发射之前它可保持在低功耗模式。

初始化之后，芯片在低功耗模式时只有很低的功耗并且晶体振荡器不运行。

进入RX或TX模式，使用选通指令寄存器发送数据包。在一个或更多的数据包被发射或接收之后，芯片再次设置为低功耗模式。

在芯片初始化期间，一些寄存器需要编程为不同于复位值的其他值。SmartRF®Studio将用于为这些寄存器查找/生成必要的配置数据。

5．信息包处理硬件支持

为导入无线电协议信息包，CC2400提供了嵌入式硬件支持。

6．接收信道带宽

为了满足不同频道带宽和信道间距的需要，接收器的数字信道滤波带宽是可编程的，它可在125～1000kHz的范围内编程。GRDEC.CHANNEL_DEC[1:0]寄存器位控制带宽。

7．数据速率编程

支持超过1Mb/s、250kb/s和10kb/s的数据速率。数据速率可通过GRDEC寄存器编程。

支持的信道滤波带宽和数据速率如表2.6.4所示。

8．自动频率控制

CC2400的内部可选择特性叫做AFC(自动频率控制)。这个特性用于测量和为频率转换提供补偿。

接收信号(从额定中频)的平均频率偏移可在FREQEST.RX_FREQ_OFFSET[7:0]寄存器中读取。这个信号(2的补码)的8位值可用来为外部发射和接收器件之间的频率偏差提供补偿。频率偏差为接收器可以利用一个外部发射信号(另一个CC2400或外部测试信号)来校准，改变操作频率及偏差。新频率必须被微控制器写入FSDIV.MOD_OFFSET[5:0]寄存器进行核算。在补偿接收信号的中心频率之后，将匹配更好的数字信道滤波带宽。作为上面描述的补偿，也自动补偿发射，也就是说发射信号将匹配“外部”发射的信号。

对晶体准确性的特性减少要求，这用于狭窄信道带宽时很重要。

9．线形IF和AGC设置

CC2400采用线形IF通路，信号在模拟VGA(可变增益放大器)中被放大。VGA的增益由在ADC(模拟数字转换)之后的IF通路的数字部分控制。AGC(自动增益控制)回路保证模拟/数字反馈回路的动态范围。AGC特性通过AGCCTRL、AGCTST0、AGCTST1和AGCTST2寄存器设置。

10．RSSI

CC2400内部有RSSI(接收信号强度识别)电路。RSSI数值可以从RSSI.RSSI_VAL[7:0]寄存器中读取。读取的RSSI数值可用来测量接收的RF输入功率。RSSI数值标度采用的是对数形式。RSSI_VAL提供的值是以dB为单位的。平均信号幅度由RSSI.RSSI_FILT[1:0]寄存器控制。

11．外部LNA或PA接口

CC2400有两个数字输出引脚GIO1和GIO6，可用于控制外部LNA或PA。这些引脚的功能通过IOCFG寄存器控制。PA_EN、PA_EN_N、RX_PD、TX_PD信号可对GIO1/GIO6引脚多路复用，并用于控制PA/LNA和T/R转换。这两个引脚也可用作两个常规的控制信号。

12．通用/测试输出控制引脚

两个数字输出引脚GIO1和GIO6可用作两个常规的控制信号写入IOCFG.GIO1_CFG[5:0]和IOCFG.GIO6_CFG[5:0]。GIO1_CFG＝61设置引脚为低电平，GIO1_CFG＝62设置引脚为高电平。这两个引脚也可用于测试引脚监控器的很多内部信号。

13．VCO

VCO是完全集成的，运行在4800～4966MHz范围。VCO信号频率2分频后生成所需要的工作频率(2400～2483MHz)。

14．输出功率编程

RF输出功率是可编程的，由FREND.PA_LEVEL[2:0]寄存器控制。输出功率不同，电流消耗也不同。功率放大器(PA)可运行在差分或单端模式下。在单端模式下，PA只用RF_P输出。模式由FREND.PA_DIFF控制。最高可能的输出功率采用差分模式，由PA_DIFF=1设置(复位值)。

15．晶体振荡器

外部时钟信号或内部晶体振荡器可产生主要频率基准，基准频率必须为16MHz。因此晶体振荡器可用作数据速率基准。

若使用外部时钟信号，则将连接到XOSC16_Q1，而XOSC16_Q2开路。当使用外部时钟信号时，MAIN.XOSC16M_BYPASS位必须设置为1。

若使用内部晶体振荡器，则晶振必须连接XOSC16_Q1和XOSC16_Q2引脚。振荡器被设置为晶振并联运行模式。另外，负载电容(C5和C6)是晶振所必需的。

16．输入/输出匹配

RF输入/输出是差分形式的(RF_N和RF_P)。另外，电源开关输出引脚(TXRX_SWITCH)必须有外部直流通路连接到RF_N和RF_P。

在RX模式，TX/RX_SWITCH引脚是接地的，并将偏置LNA。在TX模式下，TX/RX_SWITCH引脚接电源电压，并将偏置内部PA。

使用单端连接器或单端天线可采用单端输出形式，需要平衡-不平衡变换器。

2.7CC24202.4GHzO-QPSKZigBee直接扩频收发电路

2.7.1CC2420主要技术特性

CC2420是一种直接扩频(DirectSequenceSpreadSpectrum，DSSS)收发器，工作频率范围为2.4～2.4835GHz，数据速率为250kb/s，采用O-QPSK调制方式，接收灵敏度为

-94dBm，工作电压为2.1～3.6V，接收电流消耗为19.7mA，发射电流消耗为17.4mA，输出功率可编程，支持802.15.4MAC硬件，4线SPI接口，芯片符合IEEE802.15.4以及EN300440(欧洲)、CFR47Part15(美国)和ARIBSTD-T-66(日本)等标准，适合在2.4GHzIEEE802.15.4系统、ZigBee系统、消费电子、工业控制、PC外设等领域中应用。2.7.2CC2420引脚功能与内部结构

CC2420采用QLP-48(7mm×7mm)封装，其引脚功能如表2.7.1所示。

CC2420的芯片内部包含接收部分、发射部分、控制逻辑(ControlLogic)、数字调制器(DigitalModulator)、数字解调器(DigitalDemodulator)、偏置(On-chipBIAS)、晶体振荡器(XOSC)、稳压器(SerialVoltageRegulator)和接口等电路。

数字调制器具有数字扩频(DataSpreading)和调制(Modulation)功能。

数字解调器具有数字信号强度指示器(DigitalRSSI)、增益控制(GainControl)、镜频抑制(ImageSuppression)、信道滤波(ChannelFiltering)、解调(Demodulation)和帧同步(FrameSynchronization)等功能。接口部分包含数字和模拟测试接口(DigitalandAnalogTestInterface)，先进先出缓冲器、循环冗余码校验和加密的数字接口(DigitalInterfaceWithFIFOBuffers,CRCandEncryption)，串行微处理器接口(SerialMicrocontrollerInterface)。2.7.3CC2420应用电路

CC2420使用分立不平衡变压器单端输出的典型应用电路如图2.7.1所示，使用差分天线的典型应用电路如图2.7.2所示，两种应用电路的元器件参数如表2.7.2所示。图2.7.1CC2420使用分立不平衡变压器单端输出的典型应用电路图2.7.2CC2420使用差分天线的典型应用电路 2.8CC2510Fx/CC2511Fx2.4GHz

(内嵌8051MCU，USB)收发电路

2.8.1CC2510Fx/CC2511Fx主要技术特性

CC2510Fx/CC2511Fx是一个低价格、低电压、低功耗的无线通信片上系统(SoC)，由RF收发器CC2500、8051MCU、8/16/32KB系统可编程闪存、1/2/4KBRAM等电路组成。

CC2510Fx/CC2511Fx系列有6个不同的型号：CC2510F8和CC2511F8有8KBFlash和1KBRAM；CC2510F16和CC2511F16有16KBFlash和2KBRAM；CC2510F32和CC2511F32有32KBFlash和4KBRAM。CC2511Fx附加了一个12Mb/s的USB接口和1kBUSBFIFO。

CC2510Fx/CC2511Fx具有I2S接口、8输入的8～14位ADC、128位AES安全处理器、DMA功能、2个USART、16位定时器、3个8位定时器、21个(CC2510Fx)或19个(CC2511Fx)GPIO。

CC2510Fx/CC2511Fx的灵敏度为–100dBm(10kb/s)，可编程数据速率为500kb/s，可编程输出功率为1dBm，支持数字RSSI/LQI，电源电压为2.0～3.6V，RX模式电流消耗为

22mA，TX模式电流消耗为23mA，MCU电流消耗为270μA/MHz，低功耗模式电流消耗为0.3µA，工作温度范围为-40～+85℃。2.8.2CC2510Fx/CC2511Fx引脚功能与内部结构

CC2510Fx/CC2511Fx采用QLP-36封装，其引脚功能如表2.8.1所示。

CC2510Fx/CC2511Fx的内部结构方框图如图2.8.1所示，芯片内部电路可分为3个模块：与CPU有关的功能模块，与无线电有关的RF模块，与电源、测试、时钟等有关的模块。图2.8.1CC2510Fx/CC2511Fx的内部结构方框图2.8.3CC2510Fx/CC2511Fx应用电路

CC2510Fx/CC2511Fx的应用电路如图2.8.2～图2.8.4所示。图2.8.2～图2.8.4中，C301为片上电压调节器退耦电容器，C203/C214为晶振负载电容器(基波晶振)，C202/C212/C213为晶振负载电容器(3次谐波晶振)，C201/C211为晶振负载电容器，C231/C241为RF平衡-不平衡变换器隔直电容器，C232/C242为RF平衡-不平衡变换器/匹配电容器，C233/C234为RFLC滤波器/匹配电容器，C181/C171为晶振负载电容器(如果使用X2)，L231/L241为RF平衡-不平衡变换器/匹配电感，L232为RFLC滤波器电感，L281为晶振电感，R271为内部偏置电流基准设置电阻(56kΩ)，R264为D+上拉电阻，R262、R263为D+/D-阻抗匹配的串联电阻，X1为26～27MHz晶振，X2为32.768kHz晶振(可选择)，X3为48MHz晶振(基频)，X4为48MHz晶振(3次谐波)。元器件参数如表2.8.2所示。图2.8.2CC2510Fx的应用电路图2.8.3使用USB和基波晶振的CC2511Fx的应用电路图2.8.4使用USB和3次谐波晶振的CC2511Fx的应用电路

2.9CX15402.4GHzZigBeeTM收发电路

2.9.1CX1540主要技术特性

CX1540是一种适合IEEE802.15.4应用的2.4GHz收发器芯片，芯片内部包含RF、IF、MODEM、PHY、MAC和MCU数据接口电路，芯片内部包含802.15.4MAC层，能够用于ZigBeeTM网络。

CX1540具有16个通道，采用O-QPSK调制方式。其传输数据速率为250kb/s，接收灵敏度为-90～-85dBm，发射功率为-3～3dBm，电源电压为3.0V，待机电流消耗为1µA，发射电流消耗为56mA，接收电流消耗为57mA，工作温度范围为-25～+70℃。2.9.2CX1540引脚功能与内部结构

CX1540采用VQFN-48封装，其引脚功能如表2.9.1所示。

CX1540的内部结构方框图如图2.9.1所示，芯片内部包含下列模块：

(1) RF模块(RFblock)包含RF、IF和模拟电路，以及发射与接收无线控制电路。

(2) MODEM和RFCTL模块包含O-QPSK调制电路和RF模块控制电路。

(3) PHY模块用来配置PHY逻辑符合IEEE802.15.4。

(4) MAC模块用来配置MAC逻辑符合IEEE802.15.4。

(5) SPI接口模块用来实现与任何MCU同步通信。图2.9.1CX1540的内部结构方框图

2.9.3CX1540应用电路

CX1540的应用电路如图2.9.2所示。图2.9.2CX1540应用电路2.10CYWUSB6932/CYWUSB69342.4GHzGFSK/USB

2.10.1CYWUSB6932/CYWUSB6934主要技术特性

CYWUSB6932和CYWUSB6934是无线收发电路，工作在2.4GHzISM频带内，符合FCC15.247和EN300328标准。CYWUSB6932和CYWUSB6934可应用在PC配件(鼠标、键盘、操纵杆)、游戏(游戏手柄、控制台键盘)和一般用途设备(如条形码扫描器、POS终端、电子消费、玩具、远程控制)中。

CYWUSB6932和CYWUSB6934集成了2.4GHzDSSS无线模式，能够通过SPI接口直接与USB控制器或任意标准8位微控制器连接。芯片仅需要极少的外部元件，就可完成从SPI(串行外部接口)到天线的无线操作。CYWUSB6932是CYWUSB6934收发机的发射机版本。

CYWUSB6932和CYWUSB6934采用GFSK方式，具有双DSSS基带和SPI微控制器接口，其工作频率为2.4GHz，数据最高速率为62.5kb/s，无线距离范围为10m，接收灵敏度为-90dBm，输出功率为0dBm，晶振频率为13MHz(±50×10-6)，工作电压为2.7～3.6V。2.10.2CYWUSB6932/CYWUSB6934引脚功能与内部结构

CYWUSB6932/CYWUSB6934芯片的内部结构如图2.10.1所示，包括串行外部接口(SPI)、并/串行与串/并行转换器(SERDESA和SERDESB)、DSSS基带处理器A和B(DSSSBasebandA/B)、GFSK调制器(GFSKModulator)、GFSK解调器(GFSKDemodulator)、滤波器、晶体振荡器、混频器和频率合成器(Synthesizer)等电路。图2.10.1CYWUSB6932/CYWUSB6934的内部结构方框图

1．2.4GHz无线收发器

接收器和发射器都采用单变频、低IF结构完全集成的IF通道与滤波器相匹配，在有干扰的情况下能达到高的性能。集成功放(PA)的输出功率调节范围为30dB。

接收器和发射器的集成VCO和合成器能完全覆盖2.4GHzGFSK无线发射器ISM频带(2400～2483.5MHz)。VCO回路滤波器也在片上。

2．GFSK调制解调器

发射器使用一个基于DSP的矢量调制器来将CDMA码转换成正确的GFSK载波。接收器使用一个完全集成的带自动数据限幅器的FM检波器来解调GFSK信号。

3．双DSSS可重置基带处理器

数据通过一个数字分离器(spreader)转换成DSSS码。合成(De-spreading)由一个过采样相关器完成。DSSS基带处理器适当地装配数据字节并且消除了寄生噪声。DSSS基带处理器有三种工作模式，即串行、并行和双独立(Dual-Independent)运行。在串行模式下，基带支持15.7kb/s的单数据流。在双独立模式下，基带能同时支持2路数据流，每路数据流31.25kb/s。在并行模式下，基带处理器将数据位成对地分开，并且支持62.5kb/s的单数据流。

4．并/串转换器和串/并转换器(SERDES)

CYWUSB6932/CYWUSB6934提供一个数据并/串或串/并转换器(SERDES)，支持发射和接收数据字节的不同结构。发射字节通过SPI接口写入SERDES(接收字节从SERDES中读出)。SERDES为发射和接收数据提供双缓冲器。当一个字节正在发射时，下一个字节就能写入SERDES寄存器，确保被发射的数据中间不断开。在接收到一个字节后，数据写入SERDES数据寄存器，并且可以在下个数据完成之前的任意时刻被读取，在下个数据完成时，SERDES数据寄存器中的内容将被覆盖。

5．应用接口

CYWUSB6932/CYWUSB6934有完全同步的SPI接口，接入应用对象CPU。配置和数据转换可通过这个接口完成，为实时事件的触发提供了一个中断，为同步串行数据通道提供了一个可选择的辅助串行接口(DIO)。这个接口只能用于数据。

2) DIO接口

DIO接口是一个可选择的位定向的数据传递接口。在发射模式下，DIO和DIOVAL在IRQ下降沿采样。在接收模式下，DIO和DIOVAL在IRQ的下降沿有效。MCU应在上升沿采样DIO和DIOVAL。

6．时钟和功率管理

13MHz50×10-6晶振可以直接连接到X13IN和X13引脚端，无需外部电容。CYWUSB6932/CYWUSB6934有可编程的修正功能，也可调整晶振负载电容来修正。两种器件的电源电压都为2.7～3.6V，RF电路有片上退耦电容。利用PD引脚端可以关闭器件，达到一个完全的静止状态。

7．CYWUSB6932/CYWUSB6934寄存器功能

CYWUSB6932/CYWUSB6934的寄存器可通过SPI口寻址和编程，如表2.10.2所示，详细情况见CypressSemiconductorCorporation提供的相关资料。所有的位除特别说明外都是可读/写的。2.10.3CYWUSB6932/CYWUSB6934应用电路

CYWUSB6932/CYWUSB6934的应用电路如图2.10.2和图2.10.3所示。图2.10.2CYWUSB6932电池供电USB发射器图2.10.3CYWUSB6934USB收发器2.11JN51212.4GHzIEEE802.15.4无线收发器(带μC)

2.11.1JN5121主要技术特性

JN5121是一个集收发器和微控制器于一体，适合于无线传感器网络应用的单芯片解决方案，特别适合IEEE802.15.4、ZigBee无线传感器网络应用。

JN5121的无线收发器工作在2.4GHz频段，具有128位AES加密的安全处理器、硬件处理MAC地址加速、处理报文地址检查、提升通信报文的产生速度、硬件处理报文自动确认、报文的CRC生成和定时工作等功能。JN5121的内部集成电源管理芯片和晶振在休眠模式下功耗小于5μA(Beacon定时器活动状态)，报文接收电流小于50mA，报文发送电流小于40mA，接收灵敏度为-93dBm，发射功率为+1dBm。

JN5121的微型控制器采用16MHz主频的32位RISC处理器，功耗为3MIPS/mA，具有96KBRAM存储共享程序和数据以及路由表、64KBROM存放应用程序代码、4路12位的模拟量输入、2路11位的模拟量输出、2个比较器、1路温度传感器、2个应用程序定时器、3个系统定时器和2个UART异步串口(其中一个用于系统调试)，SPI接口支持5个外部设备、2线串行接口和21个通用的I/O接口。

JN5121采用8mm×8mmQFN-56封装，温度范围为-40～+85℃，无铅设计，完全符合欧盟RoHS指令规范。2.11.2JN5121内部结构

JN5121的内部结构方框图如图2.11.1所示。JN5121是一款兼容于IEEE802.15.4的低功耗、低成本的无线微型控制器模块，该模块内置一款32位的RISC处理器，配置有2.4GHz频段的符合IEEE802.15.4标准的无线收发器、64KB的ROM、96KB的RAM，为无线传感器网络应用提供了多种多样的解决方案，同时高度集成化的设计简化了总的系统成本。图2.11.1JN5121的内部结构方框图

JN5121内置的ROM存储集成了点对点通信与网状网络通信的完整协议栈；JN5121内置的RAM存储可以支持网络路由和控制器功能，而不需要外部扩展任何存储空间。JN5121内置的硬件MAC地址和高度安全的AES加密算法加速器减小了系统的功耗和处理器的负载。JN5121支持晶振休眠和系统节能功能，同时提供了对于大量模拟和数字外设的互操作支持，让用户可以方便地连接到自己的外部应用系统。2.11.3JN5121应用电路

JN5121可以用来构建尺寸小巧、低成本的无线收发器电路，高度的集成化设计保证了实现大多数传感器和控制应用只需扩展最少的外围部件，无需采用高级的PCB技术，应用电路如图2.11.2所示。

JN5121只需要最少的外部部件来构建应用，晶振、Flash存储、退耦装置和天线是必需的外围部件。运行于PC的软件开发包采用UART串口连接到微处理器进行开发。图2.11.2JN5121的应用电路厂商可提供IEEE802.15.4协议栈软件、控制板和传感器板开发包及相应的模块和软件开发工具。丰富的开发包套件用于帮助用户快速、容易、高效地开发基于无线传感器网络的应用。对于初学者，开发包提供了三个传感器节点，提供了低成本的入门指导。同时，完整版的开发包包含一个控制器板和四个传感器板以及一个RS232电缆，用于连接PC端的开发工具。使用开发包开发的应用程序可以被直接下载到模块中，只需两步就可以完成从原型开发到大规模开发的转化。同时提供的免费软件开发包包含了完整的工具集合，包括C编译器、图形和文本调试工具、连接器以及Flash编程工具。

SDK提供了用于驱动JN5121无线微处理器外围设备的众多驱动库。开发者可以通过简洁的API接口调用驱动库的功能。使用软件开发包开发的应用程序可以被直接下载到模

块中。

开发包提供了标准的IEEE802.15.4，兼容协议栈驱动库，用于实现点对点、星形以及树形网络，同时也提供了用于实现ZigBee和IPv6的相应库程序。

2.12MC131902.4GHzISM收发电路

2.12.1MC13190主要技术特性

MC13190是一种近距离、低功率的2.4GHzISM频带的单片无线电收发器芯片，与专用的微处理器或DSP(数字信号处理器)结合可以作为蓝牙收发器，通信距离可达10m以上。MC13190为电池供电的数据传输连接提供了低成本、高效的解决方案，其应用包括遥控、无线音频、无线游戏控制等。

MC13190的接收部分包括一个低噪声放大器(LNA)、滤波和调幅解调器、带通滤波器和限幅IF。发射部分包括一个调制控制、基带滤波器、AM调制器。射频频率为PLL/VCO基准频率的256倍。MC13190的接收灵敏度为-71dBm(2×10-4误码率(BER))，具有完全的差分RF输入和输出，LNA-IN端的最大输入功率为0dBm，接收器差动源阻抗(LNA-IN)为25Ω，输出功率为4.8dBm，发射器差动负载(MOD_OUT)为50Ω。数据传输率(曼彻斯特编码)为4～6Mb/s，发射数据编码为50%占空比曼彻斯特码。电源电压VCC和VDD为2.5～3.0V，解调器电源电压DemodVCC为2.7～3.3V，信号和控制引脚端电压为80%VDD～VDD，电源电流为54mA，待机模式电源电流为51μA。2.12.2MC13190引脚功能与内部结构

表2.12.1MC13190引脚功能

MC13190的内部结构方框图如图2.12.1所示。接收的RF信号从低噪声放大器输入端(LNA_IN_P和LNA_IN_N)差分输入，芯片内部的LNA开关(LNA_SW)改变LNA的输入方式，信号经AM解调器(AM_Demod)解调，通过基带滤波器(BasebandFilter)滤波后，通过引脚端DEMOD_OUT_P和DEMOD_OUT_N输出，另外经过80dB限幅器(Limiter)送入逻辑接口(LogicInterface)。发射数据通过逻辑接口(LogicInterface)输入，经过调制控制(ModulationControl)和调制滤波器(ModulationFilter)，在调制器(Modulator)中调制后，通过引脚端MOD_OUT_P和MOD_OUT_N输出。发射部分还包含VCO、分频器等电路。图2.12.1MC13190的内部结构方框图2.12.3MC13190应用电路

MC13190的应用电路电原理图如图2.12.2所示，元器件参数如表2.12.2所示，元器件布局与印制电路板图如图2.12.3所示，PCB材料为10milFR4，厚0.062英寸。图2.12.2MC13190的应用电路电原理图图2.12.2MC13190的应用电路电原理图图2.12.3MC13190应用电路的元器件布局与印制电路板图图2.12.3MC13190应用电路的元器件布局与印制电路板图

1．工作模式

MC13190有三种工作模式：待机模式、发射模式和接收模式。

1)待机模式

当全部的使能引脚端保持低电平时，待机模式自动开启。待机模式时，电流消耗为51μA。

2)发射模式

在发射模式下，压控振荡器VCO的频率建立在PLL回路的基础上，发射器使能时，发射数据通过滤波器后进行AM调制，如图2.12.4所示。在低噪声放大器的输入端，开关接地，锁相回路使能。在发射器部分电源接通期间，TX_DATA保持低电平。图2.12.4在发射模式下推荐的时序

3)接收模式

在接收模式下，来自天线的2.4GHz信号通过低噪声放大器LNA放大，通过峰值信号检波、滤波、放大后到达接收数据输出端RX_DATA。第1次接收响应时间从接收使能端RX_EN被拉到高电平时开始，由解调器旁路电容充电时间来改变时间设置，一般设置成700μs。一旦电容充电，内部电路就维持电容上的电荷不变，响应时间从700μs降到7μs。对于5.0Mb/s曼彻斯特编码数据，接收器基带滤波器的性能最佳。接收时序如图2.12.5所示。图2.12.5在接收模式下推荐的时序

2．发射和接收时序

图2.12.6显示了典型的微调、发射、接收、重新发射循环的时序和定时。注意，在接收周期期间，锁相回路和压控振荡器(PLL_EN)处于关闭状态。这种时序可以通过应用软件来控制，微调周期应该在每隔1～10s的时间内被重复，或者当温度或电压变化时重复。图2.12.6典型的微调、发射、接收、重新发射循环的时序和定时

3．MC13190与微控制器MC68HC908GR8的接口电路

MC13190与微控制器MC68HC908GR8的接口电路如图2.12.7所示，最大的数据传输速率可以达到100kb/s。图2.12.7MC13190与微控制器MC68HC908GR8的接口电路

2.13ML27242.4GHz1.5Mb/sFSK收发电路

2.13.1ML2724主要技术特性

ML2724是具有自动调谐、闭环调制等功能的收发器。其工作频率范围为2.4～2.485GHz，FSK调制解调方式，数据速率为1.5Mb/s，灵敏度为-90dBm，输出功率为3dBm，工作电压范围为2.7～3.8V，接收模式电流消耗为55～76mA，发射模式电流消耗为50～76mA，待机模式电流消耗为10～120μA，具有3线制控制接口，模拟信号强度指示输出，适合在数字无绳电话、无线PC外设、无线游戏操作和无线移动媒体中应用。

2.13.2ML2724引脚功能与内部结构

ML2724采用TQFP-32(7mm×7mm)封装，其引脚功能如表2.13.1所示。

ML2724的内部结构框图如图2.13.1所示。芯片包含接收混频器(ReceiverMixer)、正交发生器(QuadratureGeneration)、正交下混频器(QuadratureDownmixers)、滤波器组(FilterAlignment)、信号强度指示器(RSSI)、频率-电压转换器(F/V)、发射混频器(TransmitMixer)、1.6GHz压控振荡器(1.6GHzVCO)、控制寄存器(ControlRegisters)、锁相环分频器(PLLDivider)、基准分频器(Ref.Divider)、两通道调制器(Two-portModulator)和模式控制(ModeControl)等电路。图2.13.1ML2724的内部结构框图

2.13.3ML2724应用电路

ML2724的应用电路如图2.13.2所示。图2.13.2中，LNA为低噪声放大器，PA为功率放大器，T/RSWITCH为发射/接收转换开关。电容和电阻组成PLL环路滤波器。图2.13.2ML2724的应用电路

ML2724内部集成的PLL包含VCO、前置分频器、鉴相器和充电泵，外接环路滤波器。基准频率从FREF引脚端输入，频率为6.144MHz或者12.288MHz。ML2724在跳频扩频(FHSS)系统中应用，标准的通道间隔为2.048MHz，通过配置寄存器和3线式串行总线可以编程。

ML2724有三种工作模式：待机模式(STANDBY)、接收模式(RECEIVE)和发射模式(TRANSMIT)。模式控制由引脚端RXON和XCEN完成，RXON和XCEN状态与模式控制的关系如表2.13.2所示。

ML2724通过3线式串行数据输入总线配置收发器参数和编程PLL电路。芯片内部有3个寄存器，寄存器0(Register0)用来配置PLL电路，寄存器1(Register1)用来配置通道频率数据，寄存器2(Register2)用来访问内部测试数据。寄存器的数据格式如图2.13.3所示。图2.13.3寄存器的数据格式2.14MRF24J402.4GHzIEEE802.15.4TM收发电路

2.14.1MRF24J40主要技术特性

MRF24J40是一个适合IEEE802.15.4标准的收发器芯片，集成有RF无线电部分、PHY层基带和MAC层结构，支持MiWiTM、ZigBeeTM和其他协议。

MRF24J40的RF无线电部分包含接收器、发射器、VCO、PLL等电路。

MRF24J40MAC/基带处理器提供IEEE80