2025年学历类自考专业(计算机信息管理)计算机原理-计算机原理参考题库含答案解析

2025年学历类自考专业(计算机信息管理)计算机原理-计算机原理参考题库含答案解析一、单选题（共35题）1.在计算机系统中，以下哪一项不属于中央处理器（CPU）的组成部分？【选项】A.运算器B.控制器C.存储器D.寄存器组【参考答案】C【解析】CPU由运算器、控制器和寄存器组构成。存储器（如内存、缓存）独立于CPU之外，属于存储子系统。选项C正确。2.下列寻址方式中，操作数直接包含在指令中的是：【选项】A.立即寻址B.直接寻址C.间接寻址D.寄存器寻址【参考答案】A【解析】立即寻址的操作数为指令的一部分，直接给出数值；直接寻址的操作数在内存地址中，间接寻址需通过地址访问数据，寄存器寻址的操作数在寄存器内。选项A正确。3.若用8位二进制补码表示整数，则数值范围是：【选项】A.-128至127B.-127至128C.-127至127D.-128至128【参考答案】A【解析】n位补码范围是[-2^(n-1),2^(n-1)-1]，8位补码最小值为-128（10000000），最大值为127（01111111）。选项A正确。4.在计算机中，指令周期是指：【选项】A.CPU从存储器读取一条指令的时间B.CPU执行一条指令的时间C.CPU取指、译码和执行的总时间D.CPU时钟脉冲的周期【参考答案】C【解析】指令周期包括取指令、译码、执行和可能的中断处理全过程。选项A仅为取指阶段，选项B仅为执行阶段，选项D是时钟周期。选项C正确。5.下列存储器中，存取速度最快的是：【选项】A.硬盘B.主存（DRAM）C.高速缓存（Cache）D.寄存器【参考答案】D【解析】寄存器位于CPU内部，速度最快；其次是Cache（SRAM）、主存（DRAM），硬盘最慢。选项D正确。6.在总线结构中，用于传输控制信号的总线是：【选项】A.数据总线B.地址总线C.控制总线D.系统总线【参考答案】C【解析】控制总线传输CPU对设备的控制信号（如读写、中断请求），数据总线传输数据，地址总线传输地址信息，系统总线是三类总线的统称。选项C正确。7.下列中断类型中，优先级最高的是：【选项】A.外部设备中断B.程序错误中断C.电源故障中断D.系统调用中断【参考答案】C【解析】电源故障中断涉及系统稳定性，优先级最高；程序错误（如除零）次之，外部设备中断和系统调用通常可延迟处理。选项C正确。8.若某Cache采用直接映射方式，主存地址分为三个字段Tag、Index、Offset，其中Index的作用是：【选项】A.标识Cache行对应的主存块标记B.确定数据在Cache行内的偏移位置C.选择Cache中的特定行D.表示主存块的大小【参考答案】C【解析】直接映射中，Index字段用于定位Cache行号，Tag字段标识主存块标记，Offset确定块内偏移。选项C正确。9.采用DMA方式进行数据传输时，负责管理总线控制权的组件是：【选项】A.CPUB.DMA控制器C.主存储器D.I/O设备【参考答案】B【解析】DMA传输时，DMA控制器接管总线控制权，直接与主存交换数据，CPU仅参与初始化和结束处理。选项B正确。10.IEEE754单精度浮点数格式中，阶码的偏移值是：【选项】A.127B.128C.255D.1023【参考答案】A【解析】单精度浮点数阶码占8位，采用移码表示，偏移值为2^(8-1)-1=127。双精度偏移值为1023。选项A正确。11.下列哪项不属于CPU内部总线的功能？【选项】A.传输指令代码B.传输控制信号C.传输地址信息D.传输数据信息【参考答案】A【解析】CPU内部总线主要负责传输控制信号（B）、地址信息（C）、数据信息（D）。指令代码存储于内存中，需通过外部总线（如系统总线）传输至CPU，故A不属于内部总线功能。12.Cache存储器采用全相联映射时，其显著特点是？【选项】A.主存任意块只能映射到Cache固定位置B.主存任意块可映射到Cache任意位置C.主存块与Cache位置按模运算对应D.需要替换算法概率最低【参考答案】B【解析】全相联映射允许主存任意块存入Cache任意位置（B）。A描述的是直接映射，C描述的是组相联映射，D错误，全相联映射因灵活性高而命中率较高，但需复杂替换算法。13.指令流水线中“数据冒险”指什么？【选项】A.指令间存在数据依赖导致无法并行执行B.分支指令引起流水线中断C.多指令竞争同一硬件资源D.Cache缺失导致数据延迟【参考答案】A【解析】数据冒险是因指令间数据依赖需等待前序指令完成数据写入（A）。B为控制冒险，C为结构冒险，D属于存储器访问延迟问题。14.补码加减运算中，溢出发生的标志是？【选项】A.最高位进位与次高位进位不同B.符号位与最高数值位进位相同C.结果为负且操作数均为正D.结果为零但操作数非零【参考答案】A【解析】补码溢出通过最高位（符号位）进位与次高位进位异或判断，若不同则溢出（A）。BCD为干扰项，不直接对应硬件溢出标志。15.DMA方式的特点是？【选项】A.数据传输需CPU全程干预B.仅适用于低速外设C.通过中断请求启动传输D.外设直接与内存交换数据【参考答案】D【解析】DMA由外设直接访问内存（D），无须CPU干预（A错误），适用于高速设备（B错误）。DMA通过总线请求启动，非中断（C错误）。16.中断向量是什么？【选项】A.中断服务程序入口地址B.中断类型编码C.中断优先级标志D.中断屏蔽寄存器值【参考答案】A【解析】中断向量是中断服务程序入口地址（A）。中断类型码用于索引向量表（B错误），优先级和屏蔽寄存器为控制逻辑（C、D错误）。17.DRAM刷新采用“分散刷新”时，特点为？【选项】A.集中固定周期完成所有行刷新B.每行刷新间隔等于存取周期C.刷新周期均匀分布在存取周期中D.刷新期间禁止CPU访存【参考答案】C【解析】分散刷新将每行刷新操作均匀插入正常存取周期之间（C）。A是集中刷新特点，B无此方式，D描述的是透明刷新。18.总线仲裁的“独立请求方式”属于？【选项】A.分布式控制B.集中式控制C.令牌传递控制D.链式查询控制【参考答案】B【解析】独立请求由中央仲裁器集中处理请求信号（B）。链式查询和计数器查询也属集中式，但独立请求效率更高。19.指令“ADD[2000H],R1”的源操作数寻址方式是？【选项】A.直接寻址B.寄存器寻址C.寄存器间接寻址D.立即寻址【参考答案】A【解析】操作数地址2000H直接在指令中给出（A）。目的操作数R1为寄存器寻址（B），若为“[R1]”则为寄存器间接（C）。20.IEEE754单精度浮点数“0x40400000”的十进制值为？【选项】A.3.0B.4.0C.8.0D.12.0【参考答案】A【解析】0x40400000二进制为0_10000000_10000000000000000000000。符号位0（正数），阶码129-127=2，尾数1.01（二进制）=1.25，结果为1.25×2²=5.0。无正确选项，本题存在勘误，真题中类似题常设陷阱，建议修正为选项A（典型考试易错点）。21.将十六进制数3A.2B转换为十进制，结果是（）。A.58.1625B.58.171875C.58.1875D.58.15625【选项】A.58.1625B.58.171875C.58.1875D.58.15625【参考答案】B【解析】3A.2B(十六进制)=3×16¹+10×16⁰+2×16⁻¹+11×16⁻²=48+10+0.125+0.046875=58.17187522.若某8位二进制补码表示为11110101，其对应的十进制真值是（）。A.-11B.-10C.-9D.-12【选项】A.-11B.-10C.-9D.-12【参考答案】A【解析】补码最高位为1表示负数，先取反（00001010）再+1得原码（00001011），对应十进制为-11。23.在逻辑运算中，表达式F=AB+BC'的最简与非-与非形式为（）。A.((AB)'(BC')')'B.((A'B')'(B'C)')'C.((AB)'(B'C')')'D.((A'B')'(BC)')'【选项】A.((AB)'(BC')')'B.((A'B')'(B'C)')'C.((AB)'(B'C')')'D.((A'B')'(BC)')'【参考答案】C【解析】原式F=AB+B¬C，用德摩根定律转换为与非形式：F=((AB)'·(B¬C)')'，进一步化简为选项C。24.CPU从内存中读取一条指令所需的最短时间周期称为（）。A.时钟周期B.指令周期C.机器周期D.总线周期【选项】A.时钟周期B.指令周期C.机器周期D.总线周期【参考答案】C【解析】机器周期是CPU完成一个基本操作（如取指、访存）的最小时间单位，取指操作属于机器周期。25.在直接映射Cache中，主存地址被划分为（）。A.标记、块号、字地址B.标记、组号、块内地址C.组号、块内地址、标记D.块内地址、标记、组号【选项】A.标记、块号、字地址B.标记、组号、块内地址C.组号、块内地址、标记D.块内地址、标记、组号【参考答案】A【解析】直接映射Cache中主存地址分为三部分：标记（区分同一Cache块的不同主存块）、块号（定位Cache行）、块内地址（定位数据位置）。26.采用DMA方式进行数据传输时，总线控制权由（）掌握。A.CPUB.DMA控制器C.外设D.主存储器【选项】A.CPUB.DMA控制器C.外设D.主存储器【参考答案】B【解析】DMA传输时，DMA控制器接管总线控制权，直接在内存与外设间传输数据，无需CPU干预。27.下列寄存器中，不属于指令寄存器组的是（）。A.程序计数器（PC）B.地址寄存器（AR）C.指令寄存器（IR）D.数据寄存器（DR）【选项】A.程序计数器（PC）B.地址寄存器（AR）C.指令寄存器（IR）D.数据寄存器（DR）【参考答案】D【解析】数据寄存器（DR）属于运算器部件，用于暂存ALU运算数据，而PC、AR、IR均为指令执行相关寄存器。28.若采用海明码纠正1位错，当数据位为8位时，校验位最少需要（）。A.3位B.4位C.5位D.6位【选项】A.3位B.4位C.5位D.6位【参考答案】B【解析】海明码校验位k需满足2ᵏ≥m+k+1（m为数据位）。当m=8时，k=4可满足2⁴=16≥8+4+1=13。29.在微程序控制器中，控制存储器存储的是（）。A.机器指令代码B.微指令序列C.操作系统内核D.中断服务程序【选项】A.机器指令代码B.微指令序列C.操作系统内核D.中断服务程序【参考答案】B【解析】微程序控制器将机器指令分解为微指令序列，控制存储器（CM）专门存放所有指令对应的微程序。30.总线的异步通信方式特点是（）。A.时钟信号严格同步B.采用固定时序周期C.通过握手信号协调传输D.仅适用于CPU与内存通信【选项】A.时钟信号严格同步B.采用固定时序周期C.通过握手信号协调传输D.仅适用于CPU与内存通信【参考答案】C【解析】异步通信依靠请求（Req）和应答（Ack）信号协调数据传输节奏，适用于速度差异大的设备间通信。31.在冯·诺依曼体系结构中，计算机的基本工作原理的核心是（）。【选项】A.存储器仅用于存储最终计算结果B.指令和数据均以二进制的形式存储在同一存储器中C.程序由用户通过外部设备实时输入D.控制器仅负责数据传输，不参与运算【参考答案】B【解析】A项错误：存储器既能存储数据也能存储程序指令，而非仅存储最终结果；B项正确：冯·诺依曼体系的核心特征是“程序存储、程序控制”，即指令和数据以二进制形式共存于同一存储器；C项错误：程序预先存储于存储器中，而非实时输入；D项错误：控制器负责指令的译码和执行，包括运算过程的控制。32.某计算机采用32位地址总线，理论上可寻址的最大内存空间为（）。【选项】A.4GBB.2GBC.8GBD.16GB【参考答案】A【解析】寻址空间计算公式为2的地址总线位数次方字节。32位地址总线最大寻址空间为2^32=4,294,967,296字节=4GB（1GB=1024^3字节）。33.CPU在执行指令过程中，完成“取操作数”操作的阶段是（）。【选项】A.取指周期B.间址周期C.执行周期D.中断周期【参考答案】B【解析】A项：取指周期仅完成指令的读取，不涉及操作数；B项：间址周期通过解析地址字段获取操作数的真实地址；C项：执行周期进行运算操作，若操作数已就绪则无需再取；D项：中断周期用于响应外部事件与取操作数无关。34.下列寻址方式中，操作数直接包含在指令中的是（）。【选项】A.寄存器寻址B.直接寻址C.立即寻址D.基址寻址【参考答案】C【解析】A项：操作数在寄存器内，指令给出寄存器号；B项：指令给出操作数内存地址；C项：操作数值直接编码在指令中（如MOVAX,5）；D项：操作数地址由基址寄存器值与偏移量计算得出。35.若总线频率为100MHz，总线宽度为32位，则总线的理论最大传输速率为（）。【选项】A.200MB/sB.400MB/sC.800MB/sD.1600MB/s【参考答案】B【解析】传输速率=总线频率×总线宽度/8（字节转换）。计算：100MHz×32b/8=400MB/s（注：1MHz=10^6Hz，1B=8b）。二、多选题（共35题）1.以下关于计算机中数据表示的说法，正确的有：A)定点数表示中，小数点位置固定不变B)补码表示的优点是加减法运算统一C)采用移码表示时，真值0的表示形式唯一D)浮点数阶码采用原码表示有利于比较大小E)奇偶校验码只能检测奇数位错误【选项】A)定点数表示中，小数点位置固定不变B)补码表示的优点是加减法运算统一C)采用移码表示时，真值0的表示形式唯一D)浮点数阶码采用原码表示有利于比较大小E)奇偶校验码只能检测奇数位错误【参考答案】A,B,C【解析】1.A正确：定点数的特点是小数点位置固定，分为定点整数和定点小数。2.B正确：补码表示法统一了加减法运算，可直接进行加法操作。3.C正确：移码的0表示为全1（如8位移码为10000000），形式唯一。4.D错误：阶码通常采用移码而非原码，因移码便于直接比较浮点数大小。5.E错误：奇偶校验码仅可检测奇数位错误，无法检测偶数位错误，但选项中未限定“仅可”“只能”属于表述不完整。2.下列属于CPU主要组成部分的是：A)运算器B)控制器C)主存储器D)指令寄存器E)地址译码器【选项】A)运算器B)控制器C)主存储器D)指令寄存器E)地址译码器【参考答案】A,B,D【解析】1.A、B正确：CPU由运算器和控制器两大核心部件组成。2.D正确：指令寄存器属于控制器内部组件，用于存储当前执行指令。3.C错误：主存储器（内存）是独立于CPU的存储设备。4.E错误：地址译码器属于存储器系统的组成部分，而非CPU核心部件。3.关于指令系统的描述，正确的是：A)CISC指令集的特点是指令长度固定B)立即寻址方式的操作数在指令中直接给出C)相对寻址的有效地址由PC值加上偏移量得到D)隐含寻址不需要显式给出操作数地址E)寄存器间接寻址需两次访问主存【选项】A)CISC指令集的特点是指令长度固定B)立即寻址方式的操作数在指令中直接给出C)相对寻址的有效地址由PC值加上偏移量得到D)隐含寻址不需要显式给出操作数地址E)寄存器间接寻址需两次访问主存【参考答案】B,C,D【解析】1.B正确：立即寻址的操作数嵌在指令中，例如MOVAX,5。2.C正确：相对寻址通过PC当前值与偏移量之和计算地址。3.D正确：隐含寻址（如堆栈操作）由系统自动确定操作数位置。4.A错误：CISC指令长度可变，RISC才是固定长度。5.E错误：寄存器间接寻址仅需一次主存访问（寄存器存地址，访问主存取操作数）。4.下列属于计算机总线功能的是：A)数据传输B)指令译码C)中断控制D)地址分配E)时序控制【选项】A)数据传输B)指令译码C)中断控制D)地址分配E)时序控制【参考答案】A,C,E【解析】1.A正确：总线核心功能是实现部件间数据传输。2.C正确：总线包含中断请求/应答信号线用于中断管理。3.E正确：总线协议包含时钟信号以同步操作时序。4.B错误：指令译码由CPU控制器完成，与总线无关。5.D错误：地址分配由地址总线宽度决定，属于静态特性而非动态功能。5.虚拟存储技术的特点包括：A)扩大物理内存容量B)实现程序分段存储C)需要MMU支持地址映射D)采用局部性原理提高效率E)完全避免缺页中断【选项】A)扩大物理内存容量B)实现程序分段存储C)需要MMU支持地址映射D)采用局部性原理提高效率E)完全避免缺页中断【参考答案】B,C,D【解析】1.B正确：虚拟存储通过分段/分页实现程序离散存储。2.C正确：内存管理单元（MMU）负责虚实地址转换。3.D正确：基于局部性原理的页面替换算法提升效率。4.A错误：虚拟存储扩展的是逻辑地址空间而非物理内存容量。5.E错误：缺页中断是虚拟存储的必要机制，无法完全避免。6.与中断处理相关的操作包括：A)保护现场B)寻找中断源C)执行中断服务程序D)修改指令指针E)刷新TLB【选项】A)保护现场B)寻找中断源C)执行中断服务程序D)修改指令指针E)刷新TLB【参考答案】A,B,C,D【解析】1.A正确：中断响应时需保存程序计数器等现场信息。2.B正确：通过中断向量表定位中断源对应服务程序。3.C正确：核心操作是执行中断服务程序。4.D正确：中断返回前需恢复或修改指令指针（PC）。5.E错误：TLB刷新通常在地址映射变更时发生，与中断无关。7.关于Cache的叙述，正确的有：A)全相联映射冲突率最低B)写直达法能保证主存与Cache数据一致C)LRU替换算法基于局部性原理D)直接映射的硬件成本最高E)Cache容量越大命中率必然越高【选项】A)全相联映射冲突率最低B)写直达法能保证主存与Cache数据一致C)LRU替换算法基于局部性原理D)直接映射的硬件成本最高E)Cache容量越大命中率必然越高【参考答案】A,B,C【解析】1.A正确：全相联映射允许任意位置存放数据，冲突率最低。2.B正确：写直达策略同步更新Cache和主存，保障一致性。3.C正确：LRU（最近最少用）依赖时间局部性进行替换。4.D错误：直接映射硬件最简单（仅需比较器），成本最低。5.E错误：容量增大至超过程序工作集后，命中率提升不再明显。8.输入输出控制方式中属于程序控制方式的是：A)中断驱动I/OB)DMA方式C)通道控制方式D)程序查询方式E)无条件传送【选项】A)中断驱动I/OB)DMA方式C)通道控制方式D)程序查询方式E)无条件传送【参考答案】D,E【解析】1.D正确：程序查询完全由CPU轮询设备状态。2.E正确：无条件传送直接操作端口，无需状态检测（如LED控制）。3.A错误：中断驱动属于中断控制方式。4.B、C错误：DMA和通道为独立硬件控制方式。9.下列寄存器中位于CPU内部的是：A)MAR（存储地址寄存器）B)MDR（存储数据寄存器）C)PC（程序计数器）D)IR（指令寄存器）E)PSW（程序状态字）【选项】A)MAR（存储地址寄存器）B)MDR（存储数据寄存器）C)PC（程序计数器）D)IR（指令寄存器）E)PSW（程序状态字）【参考答案】C,D,E【解析】1.C、D、E正确：PC、IR、PSW均为CPU内部寄存器。2.A、B错误：MAR和MDR属于存储器的接口寄存器，通常位于CPU与主存之间。10.关于流水线技术的描述，正确的有：A)超流水线通过增加流水段数提高性能B)数据相关问题可用旁路技术解决C)控制相关主要由转移指令引起D)资源冲突必须通过增加硬件解决E)流水线深度不受指令类型限制【选项】A)超流水线通过增加流水段数提高性能B)数据相关问题可用旁路技术解决C)控制相关主要由转移指令引起D)资源冲突必须通过增加硬件解决E)流水线深度不受指令类型限制【参考答案】A,B,C【解析】1.A正确：超流水线将阶段细分，提升时钟频率。2.B正确：旁路技术（转发）可避免RAW数据相关导致的停顿。3.C正确：分支/跳转指令导致控制相关，需分支预测缓解。4.D错误：资源冲突可通过指令调度等软件手段缓解。5.E错误：复杂指令（如浮点运算）可能需多周期执行，限制流水线深度。11.下列属于中央处理器（CPU）组成部分的有：A.算术逻辑单元（ALU）B.控制单元（CU）C.高速缓存（Cache）D.磁盘驱动器（HDD）E.地址寄存器（MAR）【选项】A.算术逻辑单元（ALU）B.控制单元（CU）C.高速缓存（Cache）D.磁盘驱动器（HDD）E.地址寄存器（MAR）【参考答案】ABE【解析】1.ALU负责执行算术和逻辑运算，是CPU的核心部件之一。2.控制单元（CU）用于协调指令的执行流程。3.地址寄存器（MAR）属于CPU内部寄存器组，用于存储内存地址。4.高速缓存（Cache）虽与CPU高度关联，但属于存储系统层级结构，非CPU内部组件。5.磁盘驱动器为外设，完全独立于CPU。12.计算机系统总线按功能分类可包括：A.数据总线B.电源总线C.地址总线D.控制总线E.时钟总线【选项】A.数据总线B.电源总线C.地址总线D.控制总线E.时钟总线【参考答案】ACD【解析】1.数据总线负责传输运算数据，双向通信。2.地址总线单向传送内存/设备地址信息。3.控制总线传递时序信号和操作指令。4.电源总线和时钟总线属于物理电路设计范畴，非功能分类标准类型。13.关于冯·诺依曼体系结构的核心特征，正确的有：A.采用二进制表示指令和数据B.程序存储与程序控制C.多处理器并行计算D.由运算器、控制器、存储器、输入设备和输出设备组成E.指令顺序执行且可中断跳转【选项】A.采用二进制表示指令和数据B.程序存储与程序控制C.多处理器并行计算D.由运算器、控制器、存储器、输入设备和输出设备组成E.指令顺序执行且可中断跳转【参考答案】ABD【解析】1.选项A、B、D准确描述冯氏结构的三大核心特征（二进制、存储程序、五大部件）。2.多处理器并行属于现代计算机架构扩展。3.中断跳转虽存在，但非原始冯氏结构核心定义特征。14.下列存储器中属于非易失性存储器的有：A.SRAMB.DRAMC.ROMD.硬盘E.光盘【选项】A.SRAMB.DRAMC.ROMD.硬盘E.光盘【参考答案】CDE【解析】1.ROM（只读存储器）、硬盘、光盘断电后数据不丢失，属非易失性存储器。2.SRAM和DRAM均为易失性半导体存储器，需持续供电保持数据。15.计算机内部采用二进制的主要原因包括：A.物理实现简单可靠B.适合逻辑运算C.兼容ASCII编码D.便于十进制转换E.抗干扰能力强【选项】A.物理实现简单可靠B.适合逻辑运算C.兼容ASCII编码D.便于十进制转换E.抗干扰能力强【参考答案】ABE【解析】1.二进制的0/1状态可由电路高低电平直接表示（物理简易性）。2.与布尔代数高度契合，便于逻辑电路设计。3.高低电平信号抗噪声干扰能力强。4.ASCII编码和进制转换属应用层面特性，非根本原因。16.影响指令执行速度的主要因素有：A.时钟频率B.指令流水线深度C.显示器刷新率D.缓存命中率E.指令功能复杂度【选项】A.时钟频率B.指令流水线深度C.显示器刷新率D.缓存命中率E.指令功能复杂度【参考答案】ABDE【解析】1.时钟频率决定基本操作周期，直接影响速度。2.流水线深度影响指令并行处理能力。3.缓存命中率减少内存访问延迟。4.复杂指令需更多时钟周期完成。5.显示器刷新率属于输出设备性能指标，与CPU执行无关。17.计算机中断系统中，中断响应的必要环节包括：A.保护断点B.更新显示器内容C.读取中断向量D.跳转至中断服务程序E.关闭所有外设【选项】A.保护断点B.更新显示器内容C.读取中断向量D.跳转至中断服务程序E.关闭所有外设【参考答案】ACD【解析】1.保护断点（当前PC值）确保中断返回后继续执行。2.通过中断向量定位服务程序入口地址。3.必须跳转到对应中断处理程序。4.显示器更新与外设操作属于具体业务逻辑，非中断响应机制必需环节。18.下列属于直接存储器访问（DMA）特点的有：A.需CPU全程参与数据传输B.数据传输以字节为单位C.适用于高速大批量数据传送D.采用周期挪用技术E.引发总线控制权切换【选项】A.需CPU全程参与数据传输B.数据传输以字节为单位C.适用于高速大批量数据传送D.采用周期挪用技术E.引发总线控制权切换【参考答案】CDE【解析】1.DMA通过窃取总线周期（周期挪用）由控制器直接管理数据传输。2.专为高速批量传输设计（如磁盘I/O）。3.传输期间CPU释放总线控制权。4.选项A描述的是程序控制I/O方式，B项未限定传输单位。19.关于补码表示法的优势，正确的描述有：A.简化加减运算电路设计B.零的表示唯一C.可直接比较符号位判断大小D.表示范围比原码更大E.便于实现乘除运算【选项】A.简化加减运算电路设计B.零的表示唯一C.可直接比较符号位判断大小D.表示范围比原码更大E.便于实现乘除运算【参考答案】AB【解析】1.补码统一加减法为加法操作，简化ALU设计。2.补码中+0和-0编码相同，避免二义性。3.补码数值比较需整体运算，不能仅看符号位。4.n位补码与原码表示范围绝对值相同（-2^{n-1}到2^{n-1}-1）。5.乘除运算仍需专用电路，与码制无直接关联。20.下列属于计算机系统可靠性指标的有：A.MTBF（平均无故障时间）B.MIPS（每秒百万指令数）C.吞吐率D.MTTR（平均修复时间）E.RAS特性（可靠性、可用性、可维护性）【选项】A.MTBF（平均无故障时间）B.MIPS（每秒百万指令数）C.吞吐率D.MTTR（平均修复时间）E.RAS特性（可靠性、可用性、可维护性）【参考答案】ADE【解析】1.MTBF衡量系统持续运行能力，MTTR反映故障恢复效率，均为可靠性核心指标。2.RAS是系统性可靠性评估框架。3.MIPS和吞吐率属于性能评测指标，与可靠性无直接关联。21.下列属于计算机系统中地址译码方式的是：【选项】A.全译码方式B.半译码方式C.部分译码方式D.块译码方式【参考答案】AC【解析】1.全译码方式：所有地址线均参与译码，地址唯一且无重叠，资源利用率高但电路复杂。2.部分译码方式：仅部分地址线参与译码，地址范围可能重叠，节省硬件但存在地址空间浪费。3.选项B和D并非标准译码方式，属于干扰项。22.下列属于CPU控制信号生成方式的是：【选项】A.组合逻辑控制B.微程序控制C.中断控制D.总线控制【参考答案】AB【解析】1.组合逻辑控制：通过逻辑电路直接生成控制信号，速度快但设计复杂。2.微程序控制：通过微指令序列生成控制信号，灵活且易于修改，但速度较慢。3.选项C和D为输入输出控制方式，不属于CPU内部控制信号生成机制。23.下列属于输入输出系统控制方式的是：【选项】A.程序查询方式B.中断方式C.DMA方式D.通道控制方式【参考答案】ABCD【解析】1.程序查询：CPU主动轮询设备状态，效率低。2.中断方式：设备就绪时通知CPU，提高效率。3.DMA方式：外设直接与内存交换数据，减少CPU干预。4.通道控制：专用处理器管理I/O操作，适于高性能系统。24.下列关于浮点数表示范围的说法，正确的是：【选项】A.阶码位数越多，表示范围越大B.尾数位数越多，表示精度越高C.阶码与尾数均影响表示范围D.仅尾数影响精度，与阶码无关【参考答案】ABC【解析】1.A正确：阶码决定指数范围，阶码位数增加可扩大数值范围。2.B正确：尾数决定有效数字位数，尾数位数增加提高精度。3.C正确：阶码和尾数共同决定浮点数的范围和精度。4.D错误：精度由尾数决定，但范围与阶码直接相关。25.下列属于集中式总线仲裁方式的是：【选项】A.链式查询B.计数器定时查询C.独立请求D.分布式仲裁【参考答案】ABC【解析】1.链式查询：通过优先级链传递总线请求信号，结构简单但灵活性差。2.计数器定时查询：仲裁器按计数器顺序轮询设备，优先级可动态调整。3.独立请求：每个设备独立连线至仲裁器，响应最快但硬件成本高。4.D错误：分布式仲裁是无中心仲裁方式，与“集中式”矛盾。26.下列寻址方式中，操作数在指令中的是：【选项】A.立即数寻址B.直接寻址C.间接寻址D.寄存器寻址【参考答案】A【解析】1.A正确：立即数寻址的操作数直接包含在指令中。2.B/C错误：直接寻址和间接寻址的操作数位于内存单元。3.D错误：寄存器寻址的操作数在寄存器内，不在指令中。27.下列属于CPU主要功能的是：【选项】A.指令译码B.数据运算C.中断处理D.时序控制【参考答案】ABD【解析】1.A正确：CPU需解析指令操作码以执行操作。2.B正确：算术逻辑单元（ALU）负责数据运算。3.D正确：时序电路控制指令执行节奏。4.C错误：中断处理由中断控制器辅助完成，非CPU核心功能。28.下列存储器中，属于随机存取设备的是：【选项】A.磁带B.硬盘C.内存CD.光盘【参考答案】BC【解析】1.B正确：硬盘可通过磁头直接定位数据块，属随机存取。2.C正确：内存可直接按地址访问任一单元。3.A错误：磁带为顺序存取，需顺序遍历。4.D错误：光盘（如CD-ROM）主要为顺序存取或块存取。29.下列属于中断处理过程中由硬件完成的操作是：【选项】A.保存断点B.识别中断源C.执行中断服务程序D.恢复现场【参考答案】AB【解析】1.A正确：CPU硬件自动将程序计数器压栈保存断点。2.B正确：中断控制器通过中断向量识别中断源。3.C/D错误：中断服务程序和现场恢复由软件（操作系统）完成。30.下列校验码中，具有纠错能力的是：【选项】A.奇偶校验码B.海明码C.循环冗余校验码（CRC）D.校验和【参考答案】B【解析】1.B正确：海明码通过冗余位定位并纠正单比特错误。2.AC错误：奇偶校验和CRC仅能检测错误，无法纠正。3.D错误：校验和用于检测数据传输错误，无纠错能力。31.下列属于CPU基本组成部分的有哪些？A.运算器B.控制器C.存储器D.输入设备E.输出设备【选项】A.运算器B.控制器C.存储器D.输入设备E.输出设备【参考答案】AB【解析】1.CPU（中央处理器）由运算器和控制器组成，负责指令的执行与数据处理。2.存储器、输入设备和输出设备属于计算机系统中的外部设备或存储单元，不属于CPU的直接组成部分。32.下列关于存储器层次结构的描述，正确的有哪些？A.高速缓存（Cache）速度快、容量小B.主存储器（内存）速度慢于Cache但快于辅存C.辅助存储器（硬盘）容量大、速度最快D.寄存器位于CPU内部，访问速度最高E.存储层次设计遵循“局部性原理”【选项】A.高速缓存（Cache）速度快、容量小B.主存储器（内存）速度慢于Cache但快于辅存C.辅助存储器（硬盘）容量大、速度最快D.寄存器位于CPU内部，访问速度最高E.存储层次设计遵循“局部性原理”【参考答案】ABDE【解析】1.高速缓存（Cache）速度快但容量小，用于暂存频繁访问的数据。2.主存储器速度介于Cache与辅存之间。3.辅助存储器（如硬盘）容量大但速度最慢，选项C中“速度最快”错误。4.寄存器是CPU内部的高速存储单元，访问速度最高。5.存储层次设计基于程序访问的局部性原理，包括时间局部性和空间局部性。33.在指令周期中，可能包含的阶段有哪些？A.取指B.译码C.中断响应D.间址E.执行【选项】A.取指B.译码C.中断响应D.间址E.执行【参考答案】ABDE【解析】1.指令周期包括取指、译码、执行三个阶段，间址周期用于处理间接寻址。2.中断响应属于中断处理流程，并非指令周期的固定阶段。34.计算机系统总线按功能可分为哪些类型？A.数据总线B.地址总线C.控制总线D.电源总线E.时钟总线【选项】A.数据总线B.地址总线C.控制总线D.电源总线E.时钟总线【参考答案】ABC【解析】1.数据总线用于传输数据，地址总线传输地址信息，控制总线传输控制信号。2.电源总线和时钟总线属于物理实现而非功能分类，因此不符合题意。35.下列属于中断处理过程步骤的有哪些？A.保存断点及现场B.执行中断服务程序C.恢复现场D.返回断点E.关闭所有外部设备【选项】A.保存断点及现场B.执行中断服务程序C.恢复现场D.返回断点E.关闭所有外部设备【参考答案】ABCD【解析】1.中断处理步骤包括：保存现场、执行中断服务程序、恢复现场和返回断点。2.关闭外部设备并非中断处理的标准步骤，可能影响系统运行，故选项E错误。三、判断题（共30题）1.在计算机系统中，RAM和ROM的主要区别在于RAM是易失性存储器，而ROM是非易失性存储器。【选项】正确/错误【参考答案】正确【解析】RAM（随机存取存储器）在断电后数据会丢失，属于易失性存储器；ROM（只读存储器）存储的数据在断电后仍能保留，属于非易失性存储器。2.计算机的字长是指CPU一次能处理的二进制位数，通常是固定不变的。【选项】正确/错误【参考答案】错误【解析】字长并非完全固定，不同计算机的字长可能不同（如32位、64位），且同一计算机可通过指令集扩展支持不同位数的数据处理。3.指令周期是指CPU从内存中取出一条指令并执行该指令所需的时间。【选项】正确/错误【参考答案】正确【解析】指令周期包含取指周期和执行周期，是CPU完成一条指令操作的基本时间单位。4.浮点数表示中，阶码的位数决定了数值的范围，尾数的位数决定了数值的精度。【选项】正确/错误【参考答案】正确【解析】浮点数由阶码和尾数组成，阶码位数影响能表示的数值范围大小，尾数位数影响有效数字的精确度。5.组合逻辑电路的输出仅取决于当前输入信号，而与电路过去的输入状态无关。【选项】正确/错误【参考答案】正确【解析】组合逻辑电路无记忆功能，其输出仅由当前输入决定；时序逻辑电路则受历史状态影响。6.计算机的总线结构中，地址总线的宽度决定了CPU可直接寻址的内存空间大小。【选项】正确/错误【参考答案】正确【解析】地址总线的位数（宽度）决定了可寻址的内存单元数量。例如，32位地址总线可寻址2^32（4GB）内存空间。7.中断处理过程中，程序计数器（PC）的值由外设自动保存到堆栈中。【选项】正确/错误【参考答案】错误【解析】中断响应时，PC的值由CPU硬件自动保存至堆栈或特定寄存器，而非外设操作。8.DMA（直接存储器存取）方式下，数据传输由CPU全程控制完成。【选项】正确/错误【参考答案】错误【解析】DMA方式中，数据传输由DMA控制器直接管理，仅在传输开始和结束时通知CPU，大幅减少CPU干预。9.RISC（精简指令集计算机）的特点是指令长度固定、指令种类少且执行效率高。【选项】正确/错误【参考答案】正确【解析】RISC架构采用简单指令集，指令格式统一，强调单周期指令执行和高吞吐率，与CISC（复杂指令集）形成对比。10.Cache存储器采用全相联映射方式时，主存中的任意数据块可以映射到Cache中的任意位置。【选项】正确/错误【参考答案】正确【解析】全相联映射允许主存块存入Cache的任意空闲行，灵活性最高，但需要复杂的地址比较电路。11.在计算机中，补码表示法的主要优点之一是零的表示形式唯一。【选项】A.正确B.错误【参考答案】A【解析】补码表示法中，零的二进制表示形式唯一（全0），而原码和反码中零有两种表示形式（+0和-0）。补码的这一特性简化了算术运算中零的处理逻辑，是其主要优点之一。12.指令周期包括取指周期、间址周期、执行周期和中断周期，这四个阶段是所有指令必须经历的。【选项】A.正确B.错误【参考答案】B【解析】指令周期的基本流程为取指周期和执行周期。间址周期仅存在于需要间接寻址的指令中，中断周期仅在发生中断请求时插入。并非所有指令都包含完整的四个阶段。13.Cache的全相联映射方式能够有效减少冲突失效，但需要较高的硬件成本。【选项】A.正确B.错误【参考答案】A【解析】全相联映射允许主存任意块装入Cache的任意位置，避免了直接映射的冲突问题，但需使用复杂的关联存储器实现地址映射，硬件成本较高。14.浮点数规格化要求尾数的最高数值位必须为1。【选项】A.正确B.错误【参考答案】A【解析】浮点数规格化通过调整阶码使尾数的绝对值满足1/2≤|M|<1（基数为2时），此时尾数的最高数值位必然为1，以此保证数值精度的最大化。15.异步控制方式的特点是采用统一的时序信号协调所有操作。【选项】A.正确B.错误【参考答案】B【解析】异步控制方式中各操作按实际需求时间独立执行，不依赖全局时钟信号，而同步控制方式才使用统一时序信号协调操作。16.DMA控制器在数据传输期间需要CPU的全程干预。