2025年学历类自考专业(计算机信息管理)高级语言程序设计(一)-计算机原理参考题库含答案解析

2025年学历类自考专业(计算机信息管理)高级语言程序设计(一)-计算机原理参考题库含答案解析一、单选题（共35题）1.在计算机系统中，CPU的运算器和控制器两大部件中，通常包含下列哪种功能部件？【选项】A.累加器和指令寄存器B.主存储器和地址寄存器C.寄存器和时序逻辑电路D.数据总线和I/O接口【参考答案】C【解析】1.CPU由运算器与控制器组成：运算器负责算术逻辑运算，控制器负责指令译码与时序控制。2.选项A中，指令寄存器属于控制器专用部件，累加器属于运算器，但未完整涵盖两大部件的核心组件。3.选项B的主存储器属于独立存储设备，不属于CPU内部结构。4.选项D的数据总线和I/O接口属于系统总线与外部设备连接部件，非CPU功能模块。5.选项C正确：寄存器是CPU内部高速存储单元（如通用寄存器、状态寄存器），时序逻辑电路是控制器实现指令周期的核心逻辑。2.下列存储器中，按存取速度由快到慢排列正确的是：【选项】A.寄存器→Cache→主存→磁盘B.Cache→主存→寄存器→磁带C.主存→寄存器→光盘→CacheD.磁盘→主存→Cache→寄存器【参考答案】A【解析】1.计算机存储层次遵循“速度越快容量越小”原则：寄存器（CPU内部）>Cache（SRAM）>主存（DRAM）>磁盘（外存）。2.寄存器直接嵌入CPU，存取周期约1ns；Cache采用SRAM，约10ns；主存约60ns；磁盘机械操作约10ms。3.选项B、C、D的排序均出现寄存器/Cache/主存的顺序错误。3.下列哪项是计算机取指周期完成的主要操作？【选项】A.从内存读取操作数B.将运算结果写入累加器C.从内存读取指令并存入指令寄存器D.执行算术逻辑运算【参考答案】C【解析】1.指令周期分为取指、译码、执行、存储四个阶段。2.取指周期核心操作：程序计数器（PC）指向指令地址→地址总线传输地址→内存通过数据总线返回指令→指令存入指令寄存器（IR）。3.选项A为数据存取阶段操作；B/D属于执行周期操作。4.关于计算机总线的描述，错误的是：【选项】A.地址总线用于传输内存或I/O端口地址B.数据总线传输方向不可双向改变C.控制总线包括时钟信号和中断请求线D.系统总线是CPU与主存、I/O设备间通信通道【参考答案】B【解析】1.数据总线为双向传输：既可读取内存/I/O数据（输入），也可写入结果（输出）。2.地址总线单向传输（CPU→外部），控制总线包含读/写、中断、复位等信号（选项A/C/D均正确）。5.补码表示法的主要优势是：【选项】A.简化硬件电路设计B.提高浮点数精度C.实现加减法统一运算D.扩大数值表示范围【参考答案】C【解析】1.补码的核心优势：将减法转换为加法运算（如A-B=A+(-B的补码)），简化ALU设计。2.选项A是符号-数值编码的优点；B/D与浮点表示或位数扩展相关。6.浮点数规格化处理的目的是：【选项】A.减少运算过程中的舍入误差B.统一不同精度浮点数的格式C.使尾数部分最高有效位为1以提高精度D.加速浮点运算器的处理速度【参考答案】C【解析】1.规格化要求尾数最高位（二进制）为1，确保数值精度最大化（如0.001×2^3规格化为0.100×2^1）。2.选项A涉及误差控制方法（如舍入规则）；B/D与浮点格式标准或硬件优化无关。7.基址寻址方式的主要作用是：【选项】A.实现程序浮动加载B.缩短指令长度C.提高数组访问效率D.简化中断处理过程【参考答案】A【解析】1.基址寄存器存储程序起始物理地址，指令中地址字段为相对偏移量，程序加载时无需修改指令地址（实现地址重定位）。2.选项C是变址寻址的功能；B/D涉及指令设计或中断机制。8.中断处理过程中，首先执行的操作是：【选项】A.保存中断现场B.识别中断源C.执行中断服务程序D.恢复现场并返回【参考答案】B【解析】1.中断响应流程：检测中断请求→识别中断源（通过中断向量表）→保存现场（PC/寄存器）→执行服务程序→恢复现场。2.选项A在识别中断源后执行；C/D为后续步骤。9.主存与Cache之间采用直接映射方式时，其特点是：【选项】A.冲突率高但实现简单B.空间利用率最高C.需要复杂替换算法D.适合大容量Cache【参考答案】A【解析】1.直接映射规则：主存块只能映射到Cache固定位置（如模运算定位）。优点为硬件简单，缺点为不同主存块争夺同一Cache行（冲突率高）。2.选项B描述全相联映射；C/D适用于组相联映射。10.总线仲裁方式中，集中式独立请求方式的优点是：【选项】A.控制逻辑简单B.总线优先级动态可调C.响应速度最快D.适用于多处理器系统【参考答案】C【解析】1.独立请求方式：每个设备有独立请求/授权线，仲裁器并行响应，无设备轮询延迟（对比链式查询）。2.选项A描述菊花链方式；B/D为分布式仲裁特点。11.在现代计算机系统中，总线控制权通常由以下哪个部件负责？A.内存控制器B.CPU内的总线控制器C.I/O接口D.DMA控制器【选项】A.内存控制器B.CPU内的总线控制器C.I/O接口D.DMA控制器【参考答案】B【解析】1.总线控制权的核心在于协调多个设备对总线的访问，避免冲突。2.CPU内部的总线控制器负责统一管理总线请求与响应（如是否交权给DMA），是总线的核心调度模块。3.内存控制器仅负责内存读写操作，不涉及总线控制权；I/O接口是设备连接的桥梁；DMA控制器仅在直接内存访问时临时接管总线，长期控制权仍归CPU。12.程序计数器（PC）的主要功能是？A.存储当前执行的指令B.存放下一条待执行指令的地址C.保存运算结果D.存储操作数地址【选项】A.存储当前执行的指令B.存放下一条待执行指令的地址C.保存运算结果D.存储操作数地址【参考答案】B【解析】1.程序计数器专门用于指示指令执行顺序，其内容为下一条指令的内存地址。2.当前指令由指令寄存器存储，运算结果存于累加器或通用寄存器，操作数地址由地址寄存器管理。13.计算机指令系统中，间接寻址方式的特点是？A.指令中直接给出操作数B.需两次访问内存才能获取操作数C.操作数地址存于通用寄存器D.指令地址域为栈指针【选项】A.指令中直接给出操作数B.需两次访问内存才能获取操作数C.操作数地址存于通用寄存器D.指令地址域为栈指针【参考答案】B【解析】1.间接寻址中指令字段存储的是操作数地址的地址，需先读地址A，再根据A读操作数，共两次访存。2.A选项描述直接寻址；C选项为寄存器间接寻址；D选项涉及堆栈寻址，均不符合题意。14.下列存储器类型中，按存取方式分类不属于“随机存取存储器”的是？A.SRAMB.DRAMC.CacheD.光盘【选项】A.SRAMB.DRAMC.CacheD.光盘【参考答案】D【解析】1.随机存取存储器（RAM）允许直接访问任意地址单元，典型代表为SRAM/DRAM/Cache。2.光盘属于顺序存取设备（需沿轨道查找数据），与RAM原理截然不同。15.浮点数表示中，阶码的主要作用是？A.决定数值的精度B.确定小数点位置C.扩大数值表示范围D.提高运算速度【选项】A.决定数值的精度B.确定小数点位置C.扩大数值表示范围D.提高运算速度【参考答案】C【解析】1.浮点数格式为±尾数×基数^阶码，阶码的位数决定数值范围（如8位阶码可表示±2^127）。2.小数点位置由阶码动态调整，但核心作用是扩展范围；尾数决定精度，运算速度与硬件设计相关。16.补码表示法中，十进制数-25的8位二进制补码为？A.10011001B.11100111C.11100110D.10011010【选项】A.10011001B.11100111C.11100110D.10011010【参考答案】B【解析】1.计算步骤：25的二进制为00011001→按位取反得11100110→加1后为11100111。2.A选项为原码表示；C选项是反码结果；D选项不符合计算流程。17.CPU响应中断请求的时机是？A.指令执行周期结束后B.指令取指周期开始时C.立即暂停当前指令D.时钟周期上升沿触发【选项】A.指令执行周期结束后B.指令取指周期开始时C.立即暂停当前指令D.时钟周期上升沿触发【参考答案】A【解析】1.CPU需保证指令的原子性，中断仅能在当前指令完成后响应，避免执行状态被破坏。2.B/D选项与中断响应无关；C选项违反指令完整性原则，可能引发系统错误。18.计算机执行指令的过程中，耗时最长的阶段通常是？A.取指周期B.译码周期C.执行周期D.中断处理【选项】A.取指周期B.译码周期C.执行周期D.中断处理【参考答案】A【解析】1.取指需通过总线访问内存，受存储器速度限制（远低于CPU频率）；译码和执行多在CPU内部高速完成。2.中断处理非常规阶段，其耗时取决于具体中断类型。19.用4片存储容量为16K×8位的RAM芯片扩展为64K×8位存储器，需使用的地址线数量至少为？A.14条B.16条C.18条D.20条【选项】A.14条B.16条C.18条D.20条【参考答案】B【解析】1.总容量64K=2^16，故需16位地址线寻址（2^16=65536）。2.单芯片16K=2^14需14位地址，扩展通过高位地址线选片（片选信号），地址线总数不变。20.在补码加法运算中，判断溢出的正确方法是？A.符号位进位为1B.最高有效位进位为1C.符号位与最高有效位进位不同D.运算结果为全1【选项】A.符号位进位为1B.最高有效位进位为1C.符号位与最高有效位进位不同D.运算结果为全1【参考答案】C【解析】1.补码溢出条件：两同符号数相加，结果符号改变。2.当符号位进位与最高有效位进位不同（如符号位进位0而数值位进位1），表明结果超出表示范围。3.A/B选项仅为部分条件；D选项是特定值（如-1）未体现溢出本质。21.在计算机系统结构中，CPU的寄存器用来暂存_______。【选项】A.即将被执行的指令B.程序计数器（PC）的内容C.算术逻辑单元（ALU）的运算结果D.当前正在执行的指令的操作数或中间结果【参考答案】D【解析】CPU寄存器的核心功能是存放当前指令的操作数或中间计算结果，以提高运算速度。选项A错误，指令通常存储于指令寄存器而非通用寄存器；选项B描述的是PC自身的功能；选项C提及的ALU运算结果可能暂存于累加器，但通用寄存器用途更广。22.若某机器字长为8位，采用补码表示有符号整数，其表示范围是_______。【选项】A.-127\sim+127B.-128\sim+127C.-128\sim+128D.-127\sim+128【参考答案】B【解析】补码表示法下，8位有符号整数最小值为10000000（-128），最大值01111111（+127）。选项A混淆了原码范围；选项C错误包含+128；选项D是原码范围（原码中+0和-0分开）。23.浮点数规格化操作要求尾数部分满足_______。【选项】A.最高数值位为1B.小数点后第一位为1C.绝对值大于等于0.5且小于1D.阶码调整为偶数【参考答案】C【解析】规格化浮点数的尾数必须满足|尾数|∈[0.5,1)，即二进制尾数最高有效位为1（选项A是二进制描述，但题目未指定进制）。选项B忽略阶码影响；选项D为偶校验概念，与规格化无关。24.Cache的组相联映射方式中，主存地址被划分为_______三部分。【选项】A.标记（Tag）、组号（Index）、块偏移（Offset）B.标记（Tag）、Cache行号、块偏移C.组号、行号、字偏移D.目录号、Cache地址、数据位【参考答案】A【解析】组相联映射的主存地址结构包含标记（区分不同组中相同位置的块）、组号（定位Cache组）、块偏移（块内寻址）。选项B未明确“行号”与组号关系；选项C错用“行号”；选项D概念错误。25.指令周期中“间址周期”的作用是_______。【选项】A.更新程序计数器B.获取操作数的有效地址C.从内存读取操作数D.执行算术运算【参考答案】B【解析】间址周期用于处理间接寻址，将指令中的地址码转换为操作数的实际存储地址。选项A对应取指周期；选项C属执行周期；选项D为运算阶段任务。26.总线的异步通信方式特点是_______。【选项】A.传输速率固定，依靠时钟信号同步B.通过握手信号协调数据交换时序C.适用于高速长距离传输D.总线上所有设备共享同一时钟【参考答案】B【解析】异步通信采用请求（Request）和应答（Acknowledge）信号协调时序（握手协议），不依赖统一时钟。选项A描述同步通信；选项C错误，异步适合短距离；选项D为同步总线特性。27.中断响应过程中，保护现场的主要目的是_______。【选项】A.保存中断服务程序入口地址B.记录当前指令执行状态C.存储中断屏蔽字D.保存通用寄存器内容以便返回原程序【参考答案】D【解析】保护现场即保存当前程序断点处的寄存器值（如累加器、状态寄存器），确保中断返回后原程序继续执行。选项A涉及中断向量表；选项B为程序计数器的作用；选项C是中断屏蔽操作。28.某计算机指令格式为：操作码(6位)\|寻址方式(2位)\|寄存器编号(4位)\|地址码(16位)采用直接寻址时，操作数的有效地址为_______。【选项】A.寄存器编号对应的值B.地址码字段内容C.寄存器内容加地址码偏移量D.程序计数器内容加地址码偏移【参考答案】B【解析】直接寻址中，指令地址码直接给出操作数在内存中的地址。选项A对应寄存器寻址；选项C为变址寻址；选项D是相对寻址。29.虚拟存储器实现的主要技术是_______。【选项】A.Cache替换算法B.段页式存储管理C.动态内存分配D.内存镜像备份【参考答案】B【解析】虚拟存储器通过段页式管理将物理内存与磁盘空间结合，扩大逻辑地址空间。选项A是Cache管理技术；选项C属运行时内存分配；选项D为容错技术。30.关于DMA（直接存储器访问）方式，正确的是_______。【选项】A.数据传输由CPU执行指令完成B.传输前需CPU初始化DMA控制器C.每次传输一个字节后中断CPUD.适用于小批量低速率数据传输【参考答案】B【解析】DMA传输前需CPU设置起始地址、数据量等参数（初始化），之后由DMA控制器直接操作总线。选项A错误，DMA代替CPU执行传输；选项C描述的是中断驱动I/O；选项D错误，DMA适合高速大批量传输。31.在计算机系统中，负责将高级语言程序翻译成机器语言程序的系统软件是（）。【选项】A.汇编程序B.解释程序C.编译程序D.链接程序【参考答案】C【解析】1.**编译程序**的作用是将高级语言编写的源程序整体翻译成目标机器语言程序（如.exe文件），典型代表如C/C++编译器。2.**解释程序**（选项B）逐行翻译并执行高级语言程序（如Python解释器），不生成独立的机器语言文件。3.**汇编程序**（选项A）将汇编语言翻译为机器语言。4.**链接程序**（选项D）将多个目标文件合并为可执行文件。本题核心考点为翻译程序的分类及功能区别，属高频考点。32.8位补码表示的二进制数10110101对应的十进制真值是（）。【选项】A.-75B.-53C.181D.-54【参考答案】A【解析】1.补码最高位为1，表示负数。2.按补码求原码规则：符号位不变，其余位取反后加1，计算过程为：10110101→取反得11001010→加1得11001011（对应十进制-75）。3.选项B（-53）错误因直接计算无符号值（10110101=181）且未考虑符号；选项D（-54）为常见计算错误。本题考察补码转换，属易错点。33.某计算机主存容量为1MB，按字节编址，Cache容量为64KB，采用直接映射方式，块大小为256B。则主存地址中区号的位数为（）。【选项】A.4位B.6位C.8位D.10位【参考答案】B【解析】1.**直接映射规则**：主存地址=区号+块号+块内地址。2.**块内地址位数**：块大小256B=2⁸，故块内地址占8位。3.**Cache块数**：64KB/256B=256块，块号占8位（2⁸=256）。4.**主存总地址位数**：1MB=2²⁰，故主存地址共20位。5.**区号位数**=20位-块号8位-块内地址8位=4位？错误！正确答案：-**区号位数**=主存总容量/(Cache容量)=1MB/64KB=16区→区号位数log₂16=4位？**纠错**：区号实际位数为主存地址位数减Cache地址位数。Cache地址=块号+块内=8+8=16位，主存地址20位，故区号=20-16=4位？**解析有误**！**修正解析**：Cache块数256（块号8位），主存块数=1MB/256B=4096块（2¹²）。区块数=主存块数/Cache块数=4096/256=16，故区号占4位。本题正确选A，但原参考答案误选B。实际应为4位，选A。34.IEEE754单精度浮点数格式中，阶码采用移码表示。若阶码为10000010，则其对应的真值为（）。【选项】A.130B.3C.-126D.-3【参考答案】B【解析】1.IEEE754单精度浮点数阶码为8位移码，偏置常数127。2.移码转真值公式：真值=移码值-127。3.阶码10000010的十进制值为130，故真值=130-127=3。4.选项A错误因未减偏置；选项C（-126）为最小阶码对应值（非规格化数）。本题考察浮点数编码，属常考点。35.CPU中用于存放当前正在执行指令的寄存器是（）。【选项】A.程序计数器（PC）B.指令寄存器（IR）C.数据寄存器（DR）D.地址寄存器（AR）【参考答案】B【解析】1.**指令寄存器（IR）**：专门存储当前从主存读出的指令内容。2.**程序计数器（PC）**（选项A）存放下一条指令地址，**数据寄存器**（C）和**地址寄存器**（D）用于数据传输。3.本题考察CPU核心寄存器功能，属必考知识点。二、多选题（共35题）1.关于二进制数的运算，以下说法正确的是？【选项】A.两个8位二进制补码相加，若最高有效位和次高位同时产生进位，则结果可能溢出B.两个8位二进制补码相减时，可以将减数取反加1后，转换为加法运算进行处理C.16位二进制无符号整数的最大值为65535，最小值为0D.原码表示的整数在进行加减运算时比补码更简便E.补码运算中，正数的补码是其自身，负数的补码是符号位不变、其余取反加1【参考答案】BCE【解析】A错误，补码加法溢出条件是最高有效位的进位与符号位的进位不同（异或结果为1）。B正确，补码减法可通过"减数取反加1"转换。C正确，16位无符号整数范围是0~2^16-1。D错误，补码运算比原码更简便（不用处理符号位）。E正确，符合补码定义。2.关于计算机指令周期的描述，正确的有？【选项】A.指令周期包含取指周期和执行周期两个阶段B.间接寻址指令需要增加间址周期C.中断周期属于指令周期的特殊阶段D.DMA操作期间CPU仍可执行指令E.所有指令的取指周期时间相同【参考答案】ABC【解析】A正确，基本指令周期包含取指和执行。B正确，间址寻址需额外周期获取操作数地址。C正确，中断响应会插入特殊周期。D错误，DMA期间CPU需让出总线控制权。E错误，不同指令取指时间可能不同（如变长指令）。3.下列属于I/O控制方式的有？【选项】A.程序查询方式B.中断驱动方式C.直接存储器存取(DMA)D.通道控制方式E.同步传输方式【参考答案】ABCD【解析】A、B、C、D均为I/O控制方式：程序查询是CPU轮询状态；中断方式是设备主动通知；DMA由控制器直接访问内存；通道是专用I/O处理器。E属于数据传输方式而非控制方式。4.在Cache替换算法中，常用的方法包括？【选项】A.随机替换(RAND)B.先进先出(FIFO)C.最近最少使用(LRU)D.最优替换(OPT)E.最短查找时间优先(SSTF)【参考答案】ABC【解析】A/B/C是实际应用的Cache替换算法：RAND简单但效率低；FIFO可能产生Belady异常；LRU基于局部性原理。D虽理论最优但无法实际实现；E是磁盘调度算法，与Cache无关。5.关于汇编语言和高级语言的区别，正确的说法有？【选项】A.汇编语言程序可移植性比高级语言更好B.高级语言需要通过编译或解释执行C.汇编语言程序执行效率通常低于高级语言D.高级语言更接近自然语言E.汇编语言能直接操作硬件寄存器【参考答案】BDE【解析】A错误，汇编语言依赖硬件架构，可移植性差。B正确，高级语言需转换。C错误，汇编执行效率更高（可直接控制硬件）。D正确，如C/Python更易读。E正确，汇编可直接访问硬件资源。6.在计算机存储系统中，"堆"和"栈"的特征差异包括？【选项】A.栈空间由系统自动管理，堆空间需手动申请释放B.堆空间地址增长方向通常是从低地址向高地址C.栈用于存储局部变量，堆用于动态内存分配D.栈的分配速度通常比堆快E.栈空间大小受系统限制，堆空间理论上可接近整个内存【参考答案】ABDE【解析】C不全面：栈还存储参数和返回地址。其余均正确：A描述管理方式；B地址增长方向（栈通常向下增长）；D因栈仅移动指针；E因栈大小由系统预设，堆利用空闲内存。7.中断处理过程中必须包含的步骤有？【选项】A.保护中断现场B.执行中断服务程序C.恢复中断现场D.设置新的中断屏蔽字E.进行DMA数据交换【参考答案】ABC【解析】基本中断流程必须包含：A（保存寄存器状态）、B（执行处理逻辑）、C（恢复现场）。D只在多级中断系统中需要，E属于DMA操作而非中断必备环节。8.在计算机体系结构中，属于数据寻址方式的有？【选项】A.立即寻址B.直接寻址C.间接寻址D.寄存器寻址E.相对寻址【参考答案】ABCDE【解析】全部正确：A（操作数在指令中）、B（地址在指令中）、C（地址指向的存储单元存实际地址）、D（操作数在寄存器）、E（地址=PC+偏移量）。9.编译过程的阶段包括？【选项】A.词法分析B.语法分析C.语义分析D.中间代码生成E.目标代码优化【参考答案】ABCDE【解析】完整编译流程：A（识别单词）→B（语法树构建）→C（类型检查）→D（生成中间表示）→E（机器无关优化）。选项涵盖所有主要阶段。10.下列属于计算机网络体系结构层次的是？【选项】A.物理层B.数据链路层C.传输层D.应用层E.表示层【参考答案】ABCD【解析】OSI七层模型包含全部选项，但TCP/IP五层模型删减为：物理层（A）、数据链路层（B）、网络层、传输层（C）、应用层（D）。E表示层属于OSI模型但不在TCP/IP中，实际考试常以主流体系为准。11.下列有关计算机中数的表示方法的叙述中，正确的有A.二进制数的基数最小，仅有0和1两个数码B.一个十六进制数的末位是F，转换为十进制后该数的末位一定是1C.八进制数237的十进制表示是\(2\times8^2+3\times8^1+7\times8^0\)D.十进制负数的补码等于其反码加1E.采用补码表示时，0的表示是唯一的【选项】A.二进制数的基数最小，仅有0和1两个数码B.一个十六进制数的末位是F，转换为十进制后该数的末位一定是1C.八进制数237的十进制表示是\(2\times8^2+3\times8^1+7\times8^0\)D.十进制负数的补码等于其反码加1E.采用补码表示时，0的表示是唯一的【参考答案】A,C,D,E【解析】A正确：二进制基数确实最小（2），仅包含0和1。B错误：十六进制末位F代表十进制15，末位为5而非1。C正确：八进制转十进制按权展开计算正确。D正确：负数的补码等于反码加1是补码定义。E正确：补码表示中+0和-0的编码相同（全0），故唯一。12.以下关于原码、反码和补码的叙述，正确的有A.8位二进制补码表示的范围是-128～+127B.正数的原码、反码和补码均相同C.负数的反码等于其原码符号位不变，数值位取反D.补码的加减法运算比原码更简单E.原码的表示范围大于补码的表示范围【选项】A.8位二进制补码表示的范围是-128～+127B.正数的原码、反码和补码均相同C.负数的反码等于其原码符号位不变，数值位取反D.补码的加减法运算比原码更简单E.原码的表示范围大于补码的表示范围【参考答案】A,B,C,D【解析】A正确：8位补码最小值-128（10000000），最大值+127（01111111）。B正确：正数的三种码形式一致。C正确：负数反码定义即符号位保留，数值位按位取反。D正确：补码统一加减法为加法运算，简化设计。E错误：补码比原码多表示一个负数（-128），范围更大。13.以下关于指令系统的叙述中，正确的有A.指令操作码的长度决定了指令系统的最大指令数量B.零地址指令不需要操作数地址C.间接寻址方式中需访问内存两次D.指令周期由取指周期和执行周期构成E.RISC指令系统的指令种类通常比CISC更多【选项】A.指令操作码的长度决定了指令系统的最大指令数量B.零地址指令不需要操作数地址C.间接寻址方式中需访问内存两次D.指令周期由取指周期和执行周期构成E.RISC指令系统的指令种类通常比CISC更多【参考答案】A,B,C,D【解析】A正确：n位操作码最多支持\(2^n\)条指令。B正确：零地址指令隐含操作数位置（如栈顶）。C正确：间接寻址需先取地址，再取其内容。D正确：指令周期包含取指和执行两阶段（中断时加间址周期）。E错误：RISC指令精简，CISC指令复杂且数量多。14.Cache在计算机系统中的作用包括A.弥补CPU与主存之间的速度差异B.通过局部性原理提高数据访问效率C.完全替代主存以降低系统成本D.采用虚拟地址映射提高命中率E.命中率=访问Cache次数/总访问次数【选项】A.弥补CPU与主存之间的速度差异B.通过局部性原理提高数据访问效率C.完全替代主存以降低系统成本D.采用虚拟地址映射提高命中率E.命中率=访问Cache次数/总访问次数【参考答案】A,B,E【解析】A正确：Cache作为高速缓存，缓解CPU-主存速度差。B正确：时间/空间局部性是Cache设计的理论基础。C错误：Cache容量远小于主存，无法替代主存。D错误：Cache通常用物理地址映射，虚拟地址映射由MMU处理。E正确：命中率定义即Cache有效访问占比。15.总线控制方式中，同步总线与异步总线的区别在于A.同步总线需时钟信号协调传输B.异步总线采用握手协议控制时序C.同步总线速度通常快于异步总线D.异步总线适用于高速设备互联E.同步总线对时钟偏移更敏感【选项】A.同步总线需时钟信号协调传输B.异步总线采用握手协议控制时序C.同步总线速度通常快于异步总线D.异步总线适用于高速设备互联E.同步总线对时钟偏移更敏感【参考答案】A,B,C,E【解析】A正确：同步总线依靠统一时钟同步操作。B正确：异步总线通过请求/应答信号协调时序。C正确：同步总线无握手开销，速率更高。D错误：异步总线因灵活性常用于速度差异大的设备。E正确：同步总线中时钟抖动易导致传输错误。16.以下属于输入输出控制方式的有A.程序查询方式B.中断方式C.DMA方式D.通道方式E.总线复用方式【选项】A.程序查询方式B.中断方式C.DMA方式D.通道方式E.总线复用方式【参考答案】A,B,C,D【解析】A正确：CPU主动轮询设备状态。B正确：设备就绪后主动通知CPU。C正确：DMA控制器直接管理数据传输。D正确：通道是专用I/O处理器，可独立执行通道程序。E错误：总线复用是总线设计技术，不属I/O控制方式。17.以下关于CPU组成部件的描述，错误的是A.运算器负责逻辑运算和算术运算B.控制器生成指令执行所需的控制信号C.寄存器组属于主存的一部分D.程序计数器（PC）存放当前指令的操作码E.状态寄存器保存ALU运算后的标志位【选项】A.运算器负责逻辑运算和算术运算B.控制器生成指令执行所需的控制信号C.寄存器组属于主存的一部分D.程序计数器（PC）存放当前指令的操作码E.状态寄存器保存ALU运算后的标志位【参考答案】C,D【解析】A正确：运算器核心功能为算术逻辑运算。B正确：控制器通过微操作信号控制指令执行流程。C错误：寄存器组位于CPU内部，非主存部分。D错误：PC存放下一条指令地址，操作码存于指令寄存器。E正确：状态寄存器（如PSW）存溢出/进位等标志。18.下列属于冯·诺依曼体系结构核心思想的有A.采用二进制表示数据和指令B.计算机由五大部件构成C.程序和数据以同等地位存于存储器D.指令按顺序串行执行E.必须采用流水线技术提升效率【选项】A.采用二进制表示数据和指令B.计算机由五大部件构成C.程序和数据以同等地位存于存储器D.指令按顺序串行执行E.必须采用流水线技术提升效率【参考答案】A,B,C,D【解析】A正确：冯氏体系采用二进制编码。B正确：五大部件为运算器、控制器、存储器、输入/输出设备。C正确：存储程序思想的核心即统一存储程序与数据。D正确：早期设计默认顺序执行（现代CPU支持乱序执行）。E错误：流水线是后续性能优化技术，非冯氏体系核心要求。19.中断处理过程中必须包含的步骤有A.保护中断现场B.执行中断服务程序C.恢复中断现场D.中断判优确定响应顺序E.将中断类型码送入累加器【选项】A.保护中断现场B.执行中断服务程序C.恢复中断现场D.中断判优确定响应顺序E.将中断类型码送入累加器【参考答案】A,B,C,D【解析】A正确：需保存PC、寄存器等现场信息（通常压入堆栈）。B正确：内核步骤即执行ISR处理中断请求。C正确：返回前需恢复原程序现场。D正确：多个中断同时发生时需优先级裁决。E错误：中断类型码通常送中断向量表或专用寄存器，非累加器。20.以下关于校验码的叙述，正确的有A.奇偶校验码可检测奇数个错误位B.海明码能纠正1位错误C.CRC码常用于网络数据传输D.奇偶校验码可检测出所有偶数个错误E.海明码的最小码距为3【选项】A.奇偶校验码可检测奇数个错误位B.海明码能纠正1位错误C.CRC码常用于网络数据传输D.奇偶校验码可检测出所有偶数个错误E.海明码的最小码距为3【参考答案】A,B,C,E【解析】A正确：奇偶校验对奇数位错误敏感。B正确：海明码设计可纠正单比特错误。C正确：CRC广泛用于以太网、磁盘等数据校验。D错误：偶数个错误可能导致校验位不变，无法检出。E正确：海明码最小码距为3（可纠1检2）。21.下列哪些部件属于CPU的组成部分？【选项】A.运算器B.控制器C.高速缓存（Cache）D.主板E.内存储器【参考答案】AB【解析】1.CPU由运算器和控制器组成，运算器负责算术和逻辑运算，控制器负责指令的执行流程控制。2.高速缓存（Cache）虽与CPU密切关联，但属于存储器层次结构的一部分，并非CPU的直接组成部分。3.主板是硬件平台的基础载体，内存储器（如RAM）属于独立存储设备，均不属于CPU。22.冯·诺依曼体系结构的核心要点包括哪些？【选项】A.采用二进制表示指令和数据B.程序和数据存储在同一个存储器中C.计算机由五大部分组成（运算器、控制器、存储器、输入设备、输出设备）D.采用并行计算提高性能E.指令按地址顺序执行【参考答案】ABCE【解析】1.A正确，二进制是冯·诺依曼体系的基础设计。2.B正确，程序和数据统一存储是核心特征。3.C正确，五大部分构成计算机的完整逻辑结构。4.D错误，并行计算是后续体系结构的优化方向，非原始设计要点。5.E正确，指令顺序执行是该体系的基本控制方式。23.下列设备中属于计算机输出设备的是？【选项】A.打印机B.绘图仪C.扫描仪D.显示器E.调制解调器【参考答案】ABD【解析】1.打印机、绘图仪和显示器直接输出信息（文字、图形、图像），属于输出设备。2.扫描仪为输入设备，用于将外部信息转换为数字信号。3.调制解调器既有输入功能（接收信号）又有输出功能（发送信号），属于双向通信设备。24.以下寻址方式中，能够访问内存单元的是？【选项】A.立即寻址B.直接寻址C.寄存器间接寻址D.寄存器寻址E.基址寻址【参考答案】BCE【解析】1.立即寻址的操作数包含在指令中，无需访问内存（如MOVAX,5）。2.直接寻址通过指令中的地址直接访问内存单元（如MOVAX,[2000H]）。3.寄存器间接寻址通过寄存器存储的地址访问内存（如MOVAX,[BX]）。4.寄存器寻址仅操作寄存器内容，不涉及内存（如MOVAX,BX）。5.基址寻址利用基址寄存器加偏移量计算内存地址（如MOVAX,[BP+10H]）。25.两个8位二进制补码数相加可能发生溢出的情况是？【选项】A.正数加正数B.负数加负数C.正数加负数D.正数减负数E.负数减正数【参考答案】AB【解析】1.补码溢出发生于符号位进位异常：两正数相加结果符号为负（A正确），或两负数相加结果符号为正（B正确）。2.正数与负数相加（C）或相减（D、E）结果不会超出表示范围，因数值相互抵消，不会溢出。26.中断处理过程中，正确的步骤顺序是？【选项】A.执行中断服务程序→中断响应→保护现场→恢复现场B.中断响应→保护现场→执行中断服务程序→恢复现场C.保护现场→中断响应→执行中断服务程序→中断返回D.中断请求→保护现场→中断响应→恢复现场E.中断请求→中断响应→保护现场→执行中断服务程序→恢复现场【参考答案】BE【解析】1.B符合标准流程：响应中断请求后，先保护当前寄存器状态，再执行服务程序，最后恢复现场。2.E补充了完整步骤：从请求开始，到响应、保护现场、执行服务程序、恢复现场。3.A错在“执行程序”在前；C漏掉中断请求与响应；D顺序混乱（保护现场应在响应后）。27.下列属于I/O控制方式的是？【选项】A.程序查询方式B.中断驱动方式C.DMA方式D.通道控制方式E.总线复用方式【参考答案】ABCD【解析】1.A、B、C、D均为I/O控制标准方式：-程序查询：CPU主动轮询设备状态。-中断驱动：设备就绪时通知CPU。-DMA：由专用控制器直接管理数据传输。-通道：通过独立I/O处理器控制多设备。2.E中“总线复用”属于总线设计技术（如地址/数据线共用），与控制方式无关。28.计算机系统中总线的分类包括？【选项】A.数据总线B.地址总线C.控制总线D.系统总线E.扩展总线【参考答案】ABC【解析】1.按功能划分，总线包括数据总线（传输数据）、地址总线（指定内存位置）和控制总线（传输命令/状态信号）。2.D的“系统总线”和E的“扩展总线”是按层次划分的物理总线类型（如PCI总线属于扩展总线），不属于功能分类标准。29.存储器的层次结构包括哪些？【选项】A.寄存器B.高速缓存C.主存储器D.辅助存储器E.虚拟缓存【参考答案】ABCD【解析】1.存储器层次由高到低为：寄存器→高速缓存（Cache）→主存（RAM）→辅存（磁盘等）。2.“虚拟缓存”为干扰项，缓存机制基于物理硬件（如L1/L2Cache），虚拟存储技术依赖主存与磁盘交换数据。30.指令周期包含的主要阶段是？【选项】A.取指周期B.译码周期C.执行周期D.中断周期E.存储周期【参考答案】ABC【解析】1.基本指令周期分为取指（从内存读取指令）、译码（解析指令操作）和执行（完成运算/存取）。2.D“中断周期”仅在中断发生时插入，E“存储周期”属于存储器访问时间概念，非指令周期阶段。31.以下关于计算机中数据表示的说法，正确的有哪几项？【选项】A.补码表示法中，数值0的表示是唯一的B.反码常用于浮点数的阶码表示C.移码的符号位可直观反映数值大小关系D.奇偶校验码只能检测奇数个错误位E.十六进制数A3H转换为二进制后为10100011B【参考答案】ACDE【解析】A正确，补码中0的表示形式唯一（全0）；B错误，浮点数阶码常用移码表示；C正确，移码符号位0表示负数，1表示正数；D正确，奇偶校验无法检测偶数位错误；E正确，A3H=10100011B。32.下列哪些属于CPU的组成部分？【选项】A.算术逻辑单元(ALU)B.指令寄存器(IR)C.磁盘控制器D.地址译码器E.程序计数器(PC)【参考答案】ABE【解析】A正确，ALU是CPU运算核心；B正确，IR存储当前执行指令；E正确，PC存储下条指令地址；C错误，属于I/O设备控制器；D错误，属于存储器部件。33.关于存储系统的描述，正确的有？【选项】A.RAM断电后数据必然丢失B.ROM可通过特殊设备重复写入C.Cache采用SRAM提升访问速度D.虚拟存储技术依赖外存扩展内存E.组相联映射兼具直接映射与全相联映射特点【参考答案】BCDE【解析】A错误，NVRAM（如Flash）断电不丢失；B正确，EPROM/EEPROM可重复编程；C正确，Cache用高速SRAM实现；D正确，虚拟存储通过磁盘扩展逻辑地址空间；E正确，组相联是折中方案。34.下列寻址方式中属于立即寻址特点的是？【选项】A.操作数在指令中直接给出B.指令执行无需访存C.适用于给寄存器赋初值D.有效地址由基址寄存器计算E.操作数地址存放在寄存器中【参考答案】ABC【解析】立即寻址特点：A操作数嵌入指令；B直接获取无需访存；C适合初始化；D是基址寻址；E是寄存器间接寻址。35.总线仲裁方式包含以下哪些类型？【选项】A.集中式仲裁B.分布式仲裁C.同步传输仲裁D.计数器定时查询E.独立请求仲裁【参考答案】ABDE【解析】总线仲裁主要方式：A集中式（含D计数器查询/E独立请求）；B分布式；C是传输同步方式，非仲裁类型。三、判断题（共30题）1.计算机中运算器和控制器集成在中央处理器（CPU）中，而存储器不包括在内。【选项】正确/错误【参考答案】正确【解析】计算机五大部件包括运算器、控制器、存储器、输入设备和输出设备。运算器和控制器集成在CPU内，存储器（如内存、硬盘）是独立于CPU的外部设备，故题干描述正确。2.二进制补码的设计目的是为了简化计算机中的减法运算，将其转换为加法运算。【选项】正确/错误【参考答案】正确【解析】补码表示法使符号位参与运算，无需额外处理正负号，减法可通过补码加法实现，简化了硬件电路设计，题干描述符合补码的核心作用。3.浮点数在计算机中的表示一般采用标准化形式，即尾数的最高位为1。【选项】正确/错误【参考答案】正确【解析】浮点数标准化要求尾数部分满足规格化条件，二进制下尾数最高位必须为1（类似十进制科学计数法要求首位非零），题干描述正确。4.指令周期的取指阶段不仅获取操作码，还会同时读取操作数。【选项】正确/错误【参考答案】错误【解析】取指阶段仅从内存中取出指令的操作码部分，操作数的地址解析和读取需在译码和执行阶段完成，题干混淆了指令周期各阶段功能。5.中断发生时，程序计数器（PC）的内容由操作系统软件保存至堆栈。【选项】正确/错误【参考答案】错误【解析】中断响应时，PC值由硬件自动保存至系统栈或特定寄存器，以保证中断返回后能继续执行原程序，软件不直接参与此过程，题干描述错误。6.Cache与主存之间的地址映射方式中，直接映射的灵活性较低但实现简单。【选项】正确/错误【参考答案】正确【解析】直接映射规定主存块只能存入Cache的固定行，冲突率高但硬件开销小；全相连和组相连映射更灵活但复杂度高，题干对直接映射的特点描述正确。7.虚拟存储器技术通过磁盘扩展了主存的实际物理容量。【选项】正确/错误【参考答案】错误【解析】虚拟存储器利用磁盘空间模拟逻辑地址空间，使程序可使用超出物理内存的地址范围，但并未扩展物理主存容量，题干偷换了概念。8.总线仲裁的集中式控制方式由独立的中央仲裁器决定总线使用权分配。【选项】正确/错误【参考答案】正确【解析】集中式仲裁通过总线控制器（如链式查询、计数器定时查询）统一管理设备请求，是常见的总线控制策略，题干描述符合其定义。9.ASCII编码采用7位二进制数表示128个字符，扩展ASCII码使用8位表示256个字符。【选项】正确/错误【参考答案】正确【解析】标准ASCII码定义7位编码，扩展版本利用第八位增加特殊符号，总编码空间为256个，题干对ASCII码的位数和范围描述准确。10.在DMA（直接存储器访问）方式与程序中断方式同时请求时，DMA的优先级通常更高。【选项】正确/错误【参考答案】正确【解析】DMA用于高速外设数据传输，若等待中断响应可能导致数据丢失，因此其优先级高于普通中断，题干符合DMA的实时性设计要求。11.算术逻辑单元（ALU）是计算机中央处理器（CPU）中负责执行算术运算和逻辑运算的核心部件，控制器负责指令的译码和执行控制。【选项】正确/错误【参考答案】正确【解析】1.根据计算机组成原理，CPU由运算器和控制器组成，其中运算器包含ALU；2.ALU专门负责算术运算（如加减乘除）和逻辑运算（如与或非）；3.控制器通过指令译码产生控制信号，协调各部件工作方向符合题干描述。12.ROM（只读存储器）中的数据只能读取不能修改，断电后数据不会丢失。【选项】正确/错误【参考答案】错误【解析】1.题干前半部分错误：ROM通常不可写，但现代EEPROM、FlashROM等可通过特定操作修改数据；2.后半部分正确：ROM为非易失性存储器，断电后数据保留；3.综合题干整体表述存在事实性错误因此选择“错误”。13.在计算机总线结构中，异步总线通过统一的时钟信号同步数据传输，而同步总线无需时钟控制。【选项】正确/错误【参考答案】错误【解析】1.概念混淆：同步总线依赖时钟信号协调传输时序；2.异步总线通过握手信号（如READY、ACK）实现异步协调，无需统一时钟；3.题干对同步/异步总线的定义颠倒故为错误。14.DMA（直接存储器访问）方式下，数据在I/O设备与内存间传输需经过CPU的寄存器中转。【选项】正确/错误【参考答案】错误【解析】1.DMA的核心特点是数据直接在外设与内存间传输；2.传输过程由DMA控制器接管总线，完全绕过CPU；3.题干中“需经过CPU寄存器中转”违背DMA设计原理故错误。15.指令周期是指CPU从主存中取出一条指令并执行该指令所需的时间，包含多个时钟周期。【选项】正确/错误【参考答案】正确【解析】1.指令周期由取指、译码、执行等阶段构成；2.每个阶段需占用至少一个时钟周期完成操作；3.题干对指令周期与时钟周期关系的描述准确无误。16.二进制数1011.101对应的十进制数为11.625。【选项】正确/错误【参考答案】正确【解析】1.整数部分计算：1×2³+0×2²+1×2¹+1×2⁰=8+0+2+1=11；2.小数部分计算：1×2⁻¹+0×2⁻²+1×2⁻³=0.5+0+0.125=0.625；3.合并结果为11