CN119835981A 一种半导体功率器件的终端结构及其制造方法 （杭州芯迈半导体技术有限公司）

(19)国家知识产权局(71)申请人杭州芯迈半导体技术有限公司道联慧街6号1-1201(72)发明人贺鹏陈雷雷H10D64/23(2025.01)H10D64/01(2025.01)(54)发明名称(57)摘要本申请公开了一种半导体功率器件，包括终导体功率器件的源极电位；第二终端电极，位于终端沟槽中，电连接至半导体功率器件的漏极电槽相隔离。本申请提供的半导体功率器件的终端结构，通过在终端沟槽中设置分别连接到源漏电位的电极，将器件由外延层耐压而转变为终端沟性。A1A2A3A1A2A3S209-D2终端沟槽；第一终端电极，位于所述终端沟槽中，电连接至半导体功率器件的源极电位；第二终端电极，位于所述终端沟槽中，电连接至半导体功率终端电介质层，填充于终端沟槽中，将所述第一终端电极和所述第二终端电极与终端沟槽相隔离。2.如权利要求1所述的半导体功率器件，其中所述第一终端电极和第二终端电极之间3.如权利要求1所述的半导体功率器件，还包括有源区，所述有源区包括：栅沟槽；4.如权利要求1所述的半导体功率器件，还包括保护环区，所述保护环区包括：保护环沟槽；保护环电介质层，位于所述保护环沟槽中，将所述保护环电极与所述保护环沟槽相隔其中，所述保护环电极通过保护环金属层与所述第二终端电极电连接，所述保护环金属层连接所述半导体功率器件的漏极电位。5.如权利要求1所述的半导体功率器件，还包括保护环区，所述保护环区包括：保护环沟槽；保护环电介质层，位于保护环沟槽中，将所述保护环电极与所述保护环沟槽相隔离；以及掺杂层，由外延层上表面向外延层内部延伸，其中所述掺杂层与所述外延层的掺杂类型相同，所述掺杂层的掺杂浓度大于所述外延层的掺杂浓度；其中，所述保护环电极、所述掺杂层和所述第二终端电极通过保护环金属层电连接在一起。6.如权利要求1所述的半导体功率器件，还包括保护环区，所述保护环区包括：掺杂层，由外延层上表面向外延层内部延伸，其中所述掺杂层与所述外延层的掺杂类型相同，所述掺杂层的掺杂浓度大于所述外延层的掺杂浓度，所述掺杂层通过保护环金属层与第二终端电极电连接。7.如权利要求1所述的半导体功率器件，还包括：保护环沟槽；保护环电极，位于所述保护环沟槽中；保护环电介质层，位于所述保护环沟槽中，将所述保护环电极与所述保护环沟槽相隔3掺杂层，由外延层上表面向外延层内部延伸，其中所述掺杂层与所述外延层的掺杂类型相同，所述掺杂层的掺杂浓度大于所述外延层的掺杂浓度；桥式沟槽，位于所述保护环沟槽和所述终端沟槽之间，连接所述保护环沟槽和所述终端沟槽；桥式电极，位于所述桥式沟槽中，连接所述第二终端电极和桥式电介质层，位于所述桥式沟槽中，将所述桥式电极与所述桥式沟槽隔离，并且连接所述保护环电介质层和所述终端电介质层；其中，所述保护环电极、所述掺杂层通过保护环金属层电连接在一起。8.如权利要求1所述的半导体功率器件，还包括：保护环沟槽；保护环电介质层，位于所述保护环沟槽中，将所述保护环电极与所述保护环沟槽相隔桥式沟槽，位于所述保护环沟槽和所述终端沟槽之间，连接所述保护环沟槽和所述终端沟槽；桥式电极，位于所述桥式沟槽中，连接所述第二终端电极和桥式电介质层，位于所述桥式沟槽中，将所述桥式电极与所述桥式沟槽隔离，并且连接所述保护环电介质层和所述终端电介质层；其中，所述第二终端电极和所述保护环电极通过所述保护环金属层电连接到所述半导体功率器件的漏极电位。9.如权利要求4-8任一项所述的半导体功率器件，还包括：有源区，包括阱区和源区，由外延层上表面向外延层内部延伸，其中所述源区位于所述阱区中，并且所述源区的深度小于所述阱区的深度；其中所述源金属层与所述源区及所述第一终端电极电连接。10.如权利要求1所述的半导体功率器件，其中所述终端电介质层包括氧化物或氮化物。11.一种半导体功率器件的制造方法，包括：在外延层中形成多个沟槽，包括栅沟槽、终端沟槽和保护环沟槽；在各沟槽的底部和侧壁形成电介质层；在形成电介质层后的各沟槽中填充电极材料；刻蚀所述终端沟槽内的电极材料，保留部分电极材料形成第一终端电极和第二终端电极，并在第一终端电极和第二终端电极之间形成沟槽；在形成所述第一终端电极和所述第二终端电极后的终端沟槽中填充电介质材料；刻除所述栅沟槽内的电极材料的上半部分，保留下半部分，形成栅电极；在形成栅电极的栅沟槽中填充电介质材料，并刻蚀所填充的电介质材料，保留沟槽侧4壁和栅电极顶部具有一定厚度的电介质材料，形成容纳栅电极的沟槽；在所述栅沟槽的上半部分的沟槽中填充电极材料，形成栅电极；以及在外延层的相应位置形成阱区、源区和掺杂层。12.如权利要求11所述的半导体功率器件的制造方法，其中所述第一终端电极和所述13.如权利要求11所述的半导体功率器件的制造方法，还包括：在外延层上表面之上形成源金属层和保护环金属层，所述源金属层电连接至源区和第一终端电极，所述保护环金属层电连接至第二终端电极、保护环电极和掺杂层；以及在外延层所在的衬底层上覆盖漏金属层，所述漏金属层与所述外延层分别在衬底层的两个相对的面。5技术领域[0001]本申请涉及半导体技术领域，特别涉及一种半导体功率器件的终端结构和制造方背景技术[0002]半导体功率器件，也被称为电力电子器件，是指可直接用于处理电能的主电路中、实现电能变换或控制的电子器件，可应用于如工业、汽车、轨道牵引、家电等各个领域。例如，绝缘栅双极型晶体管(IGBT,InsulatedGateBiplorTransistor)因其优异的性能被料制成的半导体功率器件则因其更高的效率和稳定性在新能源汽车、智能电网等新兴领域展现出巨大的应用潜力。半导体功率器件可以根据不同的分类标准进行分类，主要包括以下几种：常见的器件有双极结型晶体管(BJT,BipolarJunctionTransisto[0003]击穿电压是功率器件的一个重要电学参数，它决定了器件在正常工作条件下能够承受的最大电压，从而进一步决定了器件的最大输出功率。击穿电压的高低直接关系到功率器件在复杂工作环境中的稳定性和可靠性。高击穿电压的器件能够更好地抵抗电压波动[0004]半导体功率器件一般包括有源区和终端区。有源区位于器件的中心区域，用于在偏置电压的控制下开启源漏间的电流流动。终端区环绕于有源区的四周，是有源区和外部环境的过渡区域，用于提升器件的耐压能力和可靠性。发明内容[0005]本申请提供了一种半导体功率器件的终端结构，通过在终端沟槽中设置分别连接到源漏电位的电极，将器件由外延层耐压而转变为终端沟槽中的介质层耐压，在保证耐压的同时，减小了终端的面积，并提高了终端结构耐压的稳定性。[0006]根据本发明的一实施例，提供了一种半导体功率器件，包括终端区。该终端区包器件的源极电位；第二终端电极，位于所述终端沟槽中，电连接至半导体功率器件的漏极电位；以及终端电介质层，填充于终端沟槽中，将所述第一终端电极和所述第二终端电极与终端沟槽相隔离。[0007]根据本发明的一实施例，还提供了一种半导体功率器件的制造方法，包括：在外延层中形成多个沟槽，包括栅沟槽、终端沟槽和保护环沟槽；在各沟槽的底部和侧壁形成电介质层；在形成电介质层后的各沟槽中填充电极材料；刻蚀所述终端沟槽内的电极材料，保留部分电极材料形成第一终端电极和第二终端电极，并在第一终端电极和第二终端电极之间形成沟槽；在形成所述第一终端电极和所述第二终端电极后的终端沟槽中填充电介质材6料；刻除所述栅沟槽内的电极材料的上半部分，保留下半部分，形成栅电极；在形成栅电极的栅沟槽中填充电介质材料，并刻蚀所填充的电介质材料，保留沟槽侧壁和栅电极顶部具有一定厚度的电介质材料，形成容纳栅电极的沟槽；在所述栅沟槽的上半部分的沟槽中填充电极材料，形成栅电极；以及在外延层的相应位置形成阱区、源区和掺杂层。附图说明[0008]通过以下参照附图对本申请实施例的描述，本申请的上述以及其他目的、特征和优点将更为清楚：[0009]图1为现有的半导体功率器件100在垂直于器件表面的部分截面结构示意图；[0010]图2示出了根据本发明一实施例的半导体功率器件200的部分截面图；[0011]图3示出了根据本发明一实施例的半导体功率器件300的部分截面图；[0012]图4示出了根据本发明一实施例的半导体功率器件400的部分截面图；[0013]图5示出了根据本发明一实施例的半导体功率器件500的部分截面图；面图；[0015]图6B示出了根据本发明另一实施例的半导体功率器件500的外延层上表面ES1的平面图；[0016]图7示出了根据本发明一实施例的一种半导体功率器件的制造方法700;[0017]图8A-图8I示出了根据本发明一实施例的制造方法700的各步骤实施过程中的器件截面图。具体实施方式[0018]下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。附图未按比例绘制并且仅用于说明目的。为清楚起见，除非另有说明，否则相同的元件在不同的附图中已由相应的参考标号指定。构、元素或特征，但不排除额外的元素或特征。[0021]在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间7“下面”或“下方”。[0022]如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上例如，“n-”表示掺杂浓度低于“n”掺杂区的掺杂浓度，而“n”掺杂区比“n-”掺杂区具有更高的掺杂浓度。相同相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”型掺杂区域可能具有相同或不同的绝对掺杂浓度。[0024]在本发明实施例中，各半导体层或区域具有第一导电类型或第二导电类型。所述第一导电类型指的是n型或p型中的一种，所述第二导电类型为其中的另一种。也就是说，具有第一导电类型的半导体层可以是n型半导体层或p型半导体层。当具有第一导电类型的半导体层为n型半导体层时，具有第二导电类型的半导体层则为p型半导体层。所述n型半导体层通过在半导体层中掺杂n型杂质形成。n型杂质可以是磷、砷等五价元素。所述p型半导体[0025]图1为现有的半导体功率器件100在垂直于器件表面的部分截面结构示意图。如图1所示，半导体功率器件100包括衬底层101、外延层102、位于外延层102中的有源区A1和终[0026]在图1中，有源区A1包括栅沟槽103。栅沟槽103位于外延层102中，从外延层102的上表面向外延层102的内部延伸。场板电极104位于栅沟槽103的下半部分，栅电极106位于栅沟槽103的上半部分。栅沟槽103中填充有栅电介质层105,将栅电极106和场板电极104与栅沟槽103隔离开来，同时，也将栅电极106和其下方的场板电极104隔离开来。[0027]如图1所示，栅沟槽103之间的外延层中设置有阱区107,从外延层102的上表面向外延层102的内部延伸，并暴露于外延层102的上表面。阱区107中设置有源区109,从外延层102的上表面，即阱区107的表面，向阱区107的内部延伸。源金属层110通过连接结构(接触栓或者通孔)与源区109相连，从而将源区109的电位连接至半导体功率器件100的源极电位[0028]图1中，终端区A2包括终端沟槽113.终端沟槽113位于外延层102中，从外延层102的上表面向外延层102的内部延伸。终端电极114位于终端沟槽113内，通过终端电介质层115与终端沟槽113相隔离。[0029]在半导体功率器件100中，终端电极114通过连接结构与源金属层110相连。终端沟槽113在有源区A1周围形成保护，在器件反向偏置时，承担了较大部分的反向偏压，决定了器件的耐压能力。终端沟槽113的数量随着器件耐压要求的提高而增加。而终端沟槽113的数量的增加，又会引起终端面积的增大，占据了较大的芯片面积，增加了[0030]图2示出了根据本发明一实施例的半导体功率器件200的部分截面图。该截面垂直于器件的表面，同时垂直于器件的各沟槽的长度方向。如图2所示，半导体功率器件200包括衬底层201、外延层202、源金属层210、漏金属层230和保护环金属层220。外延层202位于衬底层201之上，具有外延层上表面ES1和外延层下表面ES2。外延层上表面ES1和外延层下表面ES2平行且相背，且外延层下表面ES2与衬底层201相接触。在图2实施例中，外延层上表面ES1同时也为半导体功率器件200的半导体层上表面。源金属层210和保护环金属层220共同8位于外延层上表面ES1一侧，即位于器件200的正面。漏金属层230位于衬底层201的一侧，与衬底层201相接，即位于器件的反面。[0031]在图2中，半导体功率器件200依照各部分的功能不同可分为有源区A1、终端区A2和保护环区A3,三者均分布在外延层202中，共用外延层202。有源区A1位于半导体功率器件[0032]有源区A1中分布有栅沟槽203和位于栅沟槽203之间的阱区207。栅沟槽203位于外延层202中，从外延层202的上表面ES1向外延层202的内部延伸。栅沟槽203中分布有场板电极204和栅电极206。其中场板电极204位于栅沟槽203的下半部分，栅电极206位于栅沟槽203的上半部分。栅沟槽203中填充有栅电介质层205,将栅电极206和场板电极204与栅沟槽203隔离开来，同时，也将栅电极206和其下方的场板电极204隔离开来。阱区207分布在相邻栅沟槽203之间的外延层区域中，从外延层202的上表面ES1向外延层202的内部延伸。阱区207中分布有源区209.源区209自阱区207的表面，也就是外延层上表面ES1,向阱区207内部延伸。在图2实施例中，源区209的深度小于阱区207的深度。在部分实施例中，源区209中还嵌有阱接触区，阱接触区将阱区207连接到源金属层210。源区209与源金属层210通过连接结构CT电连接起来，并共同连接到半导体功率器件200的源极电位S。该连接结构CT包括接触栓、通孔等任意合适的能够实现电连接功能的结构。[0033]衬底层201、外延层202和源区208具有第一掺杂类型，阱区207具有第二掺杂类型。在部分实施例中，第一掺杂类型为n型掺杂，第二掺杂类型为p型掺杂。在其他实施例中，第一掺杂类型为p型掺杂，第二掺杂类型为n型掺杂。[0034]终端区A2中分布有终端沟槽213。该终端沟槽213位于外延层202中。终端沟槽213中分布有第一终端电极214和第二终端电极234.第一终端电极214和第二终端电极234分别位于终端沟槽213的两侧。终端沟槽213中填充有终端电介质层215,将第一终端电极214和第二终端电极234与终端沟槽213隔离开来。第一终端电极214通过连接结构CT连接到源金属层210,即第一终端电极214连接到器件的源极电位S。第二终端电极234通过连接结构CT连接到保护环金属层220,并最终连接到半导体功率器件200的漏极电位D。在一个实施例[0035]保护环区A3中分布有保护环沟槽223和掺杂层229。该保护环沟槽223位于外延层202中。保护环沟槽223中分布有保护环电极224和保护环电介质层225。保护环电极224通过保护环电介质层225与保护环沟槽223相隔离。掺杂层229位于外延层202中，由外延层上表面ES1向外延层202内部延伸。在一个实施例中，掺杂层229具有和外延层202相同的掺杂类型。在一个实施例中，掺杂层229、外延层202和衬底层201均为n型掺杂。在护环电极224和掺杂层-229各自通过连接结构CT连接到保护环金属层220。[0036]在本发明实施例中，源金属层210连接的是器件的源极电位S,保护环金属层220电位与漏极电位D相同。如图2所示实施例中，保护环金属层220位于器件正面，与源金属层210同样位于外延层上表面ES1之上。保护环金属层220和源金属层210与外延层上表面ES1通过层间介质层之类的绝缘层(为示图清晰起见，图2中未示出)与外延层202相隔离，并且，保护环金属层220和源金属层210之间也通过绝缘层相隔离。保护环金属层220通过掺杂层229与护环金属层220通过连接结构CT与第二终端电极234、保护环电极224以及掺杂层229相接9后，无需与其他区域或金属层连接，通过掺杂层229,与外延层202的电位相同，进而其电位等同于漏极电位D。在部分实施例中，为进一步稳定第二终端电极234的电位，保护环金属层220也可通过金属层连接至漏极电位D。[0037]在图2实施例中，终端沟槽213中的第一终端电极214和第二终端电极234分别连接到不同的源极电位S和漏极电位D,两者形成电位差。当半导体功率器件200反偏时，器件的最大电场位于第一终端电极214和第二终端电极234之间的终端电介质层215中，而非位于终端沟槽附近的外延层。也就是说，本发明实施例的半导体功率器件200将传统的终端区外延层的耐压转变成了电介质层的耐压，提高了器件的耐压能力和耐压稳定性。并且，如图2所示，半导体功率器件200采用连接到不同电位的两个终端电极来实现终端区的耐压，即使耐压要求提高，也只需增加两个终端电极间的电介质厚度，也就是两个终端电极之间的距离，无需增加终端沟槽的数量，使得终端的面积得以大大减小，从而有利于减小器件尺寸。[0038]图3示出了根据本发明一实施例的半导体功率器件300的部分截面图。该截面垂直于器件的表面，同时垂直于器件的各沟槽的长度方向。与图2相比，保护环金属层220连接到第二终端电极234和保护环电极224,外延层中不包括掺杂层229,保护环金属层220通过上层金属或其他方式(例如器件外连接结构电连接保护环金属层220和漏金属层230)连接到漏极电位D。在部分实施例中，保护环金属层220也可以连接到其他不同于源极电位S的其他电位上。半导体功率器件300的工作原理与半导体功率器件200类似，此处不再赘述。[0039]图4示出了根据本发明一实施例的半导体功率器件400的部分截面图。该截面垂直于器件的表面，同时垂直于器件的各沟槽的长度方向。与图2相比，半导体功率器件400的保护环区A3中没有保护环沟槽。在图4实施例中，保护环区A3包括掺杂层229,保护环金属层220通过连接结构CT电连接到掺杂层229。保护环金属层220将第二终端电极234的电位通过掺杂层229、外延层202、衬底层201,连接到了漏极电位D。半导体功率器件300的工作原理与半导体功率器件200类似，此处不再赘述。[0040]图5示出了根据本发明一实施例的半导体功率器件500的部分截面图。该该截面垂直于器件的表面，同时垂直于器件的各沟槽的长度方向。与图2相比，半导体功率器件500的保护环区A3中的保护环沟槽223通过桥式结构501与终端沟槽213相连。该桥式结构501包括桥式沟槽523、桥式电极524和桥式电介质层525。具体来讲，桥式沟槽523,自外延层上表面ES1向下延伸，其深度浅于终端沟槽213和保护环沟槽223的深度。桥式沟槽523位于保护环沟槽223和终端沟槽213之间，连接保护环沟槽223和终端沟槽213.桥式电介质层525位于桥式沟槽523内壁，连接终端电介质层215和保护环电介质层225,将终端电介质层215和保护环电介质层225连接成一个整体。桥式电极524位于桥式沟槽523内，通过桥式电介质层525与桥式沟槽523隔离。桥式电极524连接第二终端电极234和保护环电极224。在图5实施例中，桥式结构501将第二终端电极234的电位连接到了保护环电极224的电位。保护环金属层220将保护环电极224的电位通过掺杂层229、外延层202、衬底层201,连接到了漏极电位D。半导体功率器件500的工作原理与半导体功率器件200类似，此处不再赘述。[0041]在部分实施例中，在半导体功率器件500的基础上，可以省略掺杂层229,保护环金属层220通过上层金属或其他方式(例如器件外连接结构电连接保护环金属层220和漏金属层230)连接到漏极电位D。[0042]图6A示出了根据本发明一实施例的半导体功率器件500的外延层上表面ES1的平极206,栅沟槽两侧暴露于外延层上表面ES1的源区209等呈条状分布，该条状结构既可以是呈四边形环状结构的器件结构的其中一条直线边的部分结构，也可以是呈圆环状结构的器件结构的弧形边的部分结构。如图6A所示，桥式结构501将第二终端电极234和保护环电极224相连接，从而将第二终端电极234和保护环电极224的电位连接起来。沿着如图6A所示的AA'线垂直于外延层上表面ES1向下即可得到如图5所示截面。[0043]图6B示出了根据本发明另一实施例的半导体功率器件500的外延层上表面ES1的平面图。应当理解，图6B仅示出了外延层上表面ES1的电极206,栅沟槽两侧暴露于外延层上表面ES1的源区208等呈条状分布，该条状结构既可以是呈四边形环状结构的器件结构的其中一条直线边的部分结构，也可以是呈圆环状结构的器件结构的弧形边的部分结构。如图6B所示，桥式结构501将第二终端电极234和保护环电极224相连接，从而将第二终端电极234和保护环电极224的电位连接起来。与图6A不同的是，在图6B实施例中，在终端沟槽中，在部分区域中，第一终端电极214如场板电极204一样埋于沟槽的下半部分，第一终端电极214的上方，分布有栅电极206。在部分区域中，第一终端电极214向上暴露于外延层上表面ES1,该暴露于外延层上表面ES1的第一终端电极214的部分，通过连接结构CT与源金属层210相连接，从而将第一终端电极214的电位连接到源极电位S。沿着如图6B所示的BB'线垂直于外延层上表面ES1向下即可得到如图5所示截面。[0044]图7示出了根据本发明一实施例的一种半导体功率器件的制造方法700。图8A-图8I示出了根据本发明一实施例的制造方法700的各步骤实施过程中的器件截面图。[0045]如图7所示，制造方法700包括步骤701-步骤709.以下结合图8A-图8I详细介绍制造方法700的各步骤。[0046]步骤701,在外延层中形成多个沟槽，包括栅沟槽203、终端沟槽213和保护环沟槽223。形成沟槽后的器件截面如图8A所示。形成沟槽的方法可包括光刻工艺，多层外延等。[0047]步骤702,在各沟槽的底部和侧壁形成电介质层。形成电介质层后的器件截面如图8B所示。电介质层可包括绝缘材料，例如氧化物或氮化物等。栅沟槽203内的电介质层形成栅电介质层205。终端沟槽213内的电介质层形成电介质层245。保护环沟槽223内的电介质层形成保护环电介质层225。在一个实施例中，形成电介质层的方法包括向沟槽内填充电介质材料，之后利用光刻工艺将沟槽内多余的电介质材料刻除，留下电介质层。[0048]步骤703,在形成电介质层后的各沟槽中填充电极材料。填充电极材料后的器件截面如图8C所示。电极材料可包括适用的导电材料，例如金属或多晶硅等。栅沟槽203内的电极材料254在之后的步骤中用于形成场板电极204。终端沟槽213内的电极材料264在之后的步骤中用于形成终端电极214和234。保护环沟槽223内的电极材料形成保护环电极224。[0049]步骤704,刻蚀终端沟槽213内的电极材料264,保留部分电极材料264形成第一终端电极214和第二终端电极234,并形成第一终端电极214和第二终端电极234之间的沟槽。刻蚀电极材料264后的器件截面如图8D所示。刻蚀的方法可包括光刻工艺等。[0050]步骤705,在形成第一终端电极214和第二终端电极234后的终端沟槽213中填充电介质材料。填充电介质材料后的器件截面如图8E所示。电介质材料包括绝缘材料。该电介质材料可以与步骤702中形成电介质层的材料一致，也可以不同。填充的电介质材料与原先沟槽内的电介质层245共同形成终端沟槽213内的电介质层215。11[0051]步骤706,刻蚀栅沟槽203内的电极材料254,栅沟槽203内的电极材料254的上半部分刻除，保留下半部分，形成栅电极204。刻蚀电极材料254后的器件截面如图8F所示。刻蚀[0052]步骤707,在形成栅电极204的栅沟槽203中填充电介质材料，并刻蚀所填充的电介质材料，保留沟槽侧壁具有一定厚度的电介质层和栅电极204的顶部也具有一定厚度的电介质层，形成容纳栅电极206的沟槽。本次填充的电介质材料包括绝缘材料。该电介质材料可以与步骤702中形成电介质层的材料一致，也可以不同，最终在栅沟槽203内形成电介质层205。填充并刻蚀电介质材料后的器件截面如图8G所示。[0053]步骤708,在栅沟槽203的上半部分的沟槽中填充电极材料，形成栅电极206。形成栅电极206后的器件截面如图8H所示。电极材料可包括适用的导电材料，例如金属或多晶硅[0054]步骤709,在外延层202的相应位置形成阱区207、源区209和掺杂层229。具体来讲，阱区207分布在相邻栅沟槽之间的外延层区域中，从外延层202的上表面向外延层内部延伸。源区209分布在阱区207中，由阱区207的表面向阱区207内部延伸。形成阱区207、源区209和掺杂层229的方法包括光刻工艺，离子注入等任意现有的技术手段。形成阱区207、源区209和掺杂层229后的器件截面如图8I所示。[0055]应当理解，上述步骤并不必须依照顺序实施，例如步骤704、705和步骤706、707、708可调换顺序实施，并且步骤709也可以在步骤702之前实施。应当理解，图4实施例仅示出了器件制作过程中的部分工艺步骤，而非全部。本领域技术人员可以在理解本发明本质后，依照本申请实施例的指导，根据应用的需要增减工艺步骤。[0056]应当理解，本申请实施例仅示出了与本发明技术方案相关的器件结构，同时本申请实施例中的结构仅为半导体功率器件的部分结构示意，为更清楚简洁地说明本发明技术方案，器件的部分区域并未在图中示出，例如为防止源金属层、保护环金属层与外延层上表面的部分区域短接，在外延层上表面和金属层之间的层间介质层并未在图中示出，又例如阱接触区也未在图中示意。[0057]在半导体层的工艺步骤完成后，在器件的正面和背面还会制作源金属层210、保护环金属层220和漏金属层230,以及器件的其他后端工艺。源金属层210和保护环金属层220位于器件的正面，外延层202之上。源金属层210电连接至源区209和第一终端电极214。保护环金属层220电连接至第二终端电极234、保护环电极224和掺杂层229。漏金属层230覆盖器件的背面，即位于外延层202所在的衬底层201之上，与外延层202分别位于衬底层201的两个相对的面。漏金属层230与衬底层201电连接。金属层的制作工艺和其他后端工艺为本领[0058]本发明实施例以屏蔽栅功率器件为例以说明本发明技术方案的工作原理。应当理解，本发明也可以应用于其他功率器件中，例如栅电极和场板电极位于不同沟槽的功率器[0059]依照本申请的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。CN119835981A说明书附图SDA1A2DSDDD207D图3CN119835981ASD