数字芯片后端设计基础与实践-习题库【第10章】_第1页
数字芯片后端设计基础与实践-习题库【第10章】_第2页
数字芯片后端设计基础与实践-习题库【第10章】_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第十章：在芯片物理设计完成后，流片（tapeout）前的最终检查工作与签发核实（signoff）过程包括时序验证、物理验证和三大任务。是指成功完成IC设计的所有检查的一个标志。在ASIC设计中，有次signoff。我们现在使用standardcell,analogIP,RAM/ROM,IO等基本都是提供的。逻辑综合用时序库作时序分析或模拟电路设计作电路仿真时，最为普遍的应用为三种时序库，即时序库。每一种时序库是根据相应的或工作条件（operatingcondition）而建立。通常又将时序库标定的数据简称为条件。在物理实施中，经过实际布线后，由不同的时序工艺角又导出数据。当完成布图布线后，进行动态仿真验证则由最终布线后产生的完成。在作时序分析时，我们需要确定功耗分析的结果不仅符合，更重要的是还要保证不会的影响。由于芯片中的也会对功耗泄漏，信号完整性和时序发生影响，需要由热力学引擎单独进行“温度意识（temperature-aware）”分析。串扰会影响电压降引起延迟的问题，对于信号串扰的预防，主要在阶段去最终实现。对于65nm以下的设计，方法的使用已经逐渐变成了时序验证的一项基本要求。在作MMMC分析时，在做完后，就可以进行结合不同模式与不同端角作时序分析。形式验证可以用于，COT设计和。逻辑等效验证最简单的应用是比较两个，例如比较时钟树综合前后的。 不同设计阶段作ECO与成本的关系:。简述ASIC设计中几次signoff的时间点及作用？简述signoff重要性并解释？列举signoff阶段需要检查的清单？signoff的主要方向是什么？signoff要点是什么？时序验证则是采用时序分析等方法验证设计是否满足时序收敛，这些时序检验工作包括哪些内容？时序库liberty的三种PVT条件是什么？RC端角定义都有哪些？MMMC中最主要的模式是？其它模式还有哪些？MMMC中多端角的条件有哪些？低功耗设

人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论