《计算机系统平台》课件-第2章　数字电路分析与设计基础

计算机系统抽象层的转换编程（语言）层高级语言程序设计指令集体系结构（ISA）和汇编层汇编语言程序设计微体系结构及硬件层计算机组成原理I、计算机组成原理II

操作系统操作系统逻辑门电路数字逻辑内容提要2.1布尔代数2.2组合逻辑电路分析与设计2.3同步时序电路分析与设计模拟信号与数字信号模拟信号：是时间连续、数值也连续的物理量，它具有无穷多的数值，其数学表达式也较复杂。模拟信号与数字信号数字信号：在时间上和数值上均是离散的，常用数字0和1来表示布尔代数与数字电路的关系在数字逻辑电路中，用二进制数码的0和1表示一个事物的两种逻辑状态。用多变量的不同状态组合表示事物的多种逻辑状态，处理任何复杂的逻辑问题。1849年英国数学家乔治·布尔（GeorgeBoole）首先提出了进行逻辑运算的数学方法——布尔代数。数字电路要研究的是电路的输入与输出之间的逻辑关系，所以数字电路又称数字逻辑电路。2.1.1布尔代数及其基本运算布尔代数定义：布尔代数是一个由布尔变量集K，常量0、1以及“或”、“与”、“非”三种运算符所构成的代数系统，记为：

B＝(Ｋ,＋,·,－,0,1)2.1.1布尔代数及其基本运算“或”运算F(A,B)=A+B“与”运算F（A,B）=A·B“非”运算F(A)=ABFABFAF0000000101101010101100111111基本逻辑运算“与”

基本逻辑运算“或”基本逻辑运算“非”（d）(d)非逻辑门电路符号L虽然基本的逻辑运算只有与、或、非三种但通过这三种基本逻辑运算可以组合出各种复杂的逻辑函数运算，使数字电路的设计更为方便。与非

或非ABY001011101110ABY001010100110异或同或ABY000011101110ABY0010101001112.1.3布尔函数及其表示方法设输入变量为x1，x2，…，xn，输出变量为F，对应于变量x1，x2，…，xn的每一组确定值，F就有唯一确定的值，则称F是变量x1，x2，…，xn的布尔函数。记为：F＝f(x1，x2，…，xn）布尔函数的表示方法有三种形式：真值表布尔表达式卡诺图一、真值表真值表是一种用表格形式表示布尔函数的方法，它由输入变量的所有可能取值组合及其对应的输出函数值所构成。例：异或函数ABF000011101110二、布尔表达式--“与或”式“与或”式“与”项的“或”运算表示的函数。例如：异或函数可用“与或”式表示：

F＝f（A,B）＝“与或”式也称为函数的“积之和”形式。1.标准与或式最小项“与”项中包含函数的所有变量，每个变量或者以原变量或者以反变量的形式出现一次，且仅出现一次，这个乘积项称为最小项，用mi表示。例如：1.标准与或式由最小项之和形式表示的函数上述的异或函数“与或”式就是一个标准与或式，记为：F＝f（A,B）＝＝m1＋m2＝∑m（1,2）一个布尔函数的标准与或式

是唯一的。ABFmi最小项000m0011m1101m2110m3例：在交通信号灯控制系统中，每一组信号灯由红、黄、绿三盏灯组成。正常情况下，任何时刻必有一盏灯亮，而且只能有一盏灯亮，否则故障检测系统应发出信号提醒维护人员前去维修。试列出描述监视交通信号灯工作状态的逻辑电路逻辑关系的真值表，并写出逻辑表达式。2.1.4布尔函数的化简与实现化简的目的-简化电路设计代数化简法卡诺图化简法布尔函数的实现一、代数化简法（1）并项法：利用公式

两项合并为一项，消去一个因子。吸收法消去多余的乘积项或多余的因子。（3）添项法在函数表达式中重复书写某一项，以便简化函数表达式。配项法将某个与项乘以

项或加上

，进而将其拆成两项,以便与其他项配合化简。卡诺图化简法的基本原理卡诺图由于采用了Gray码的编码顺序，两个相邻代码之间只有一位不同，使得任意两个相邻的最小项在图上也是相邻的。F（A,B,C）＝∑m（2,3,5,7）的真值表ABCＦ(A，B，C)最小项0000m00010m10101m20111m31000m41011m51100m61111m7二、卡诺图化简法1．卡诺图化简法的基本原理实质是两个相邻最小项的合并只有一个变量互补，其余变量相同例：F（A，B，C）＝∑m（2，3，5，7）三、卡诺图卡诺图实际上是真值表的一种重新排列。ABCDABCAB2．布尔函数在卡诺图上的表示如果布尔函数是以真值表的形式或者以“标准与或”式给出的，只要在卡诺图上找出那些与给定布尔函数的最小项相对应的方格，并标以1，其余的方格标0，就得到该函数的卡诺图。

4．用卡诺图化简布尔函数步骤将布尔函数用卡诺图表示。按下述原则合并最小项：每个卡诺圈应尽可能大，以合并尽可能多的最小项；在覆盖所有标1小方格的前提下，卡诺圈的个数应为2n

（n=1，2…）个，并且应尽可能少；每个标1小方格至少应被一个卡诺圈包含，也可根据需要被多个卡诺圈包含。将卡诺图上所有卡诺圈对应的“与”项“或”起来，得到布尔函数的最简“与或”表达式。3．卡诺图上最小项的合并(两变量)

AB

C

00

01

11

10

0

1

0

0

1

1

1

0

0

1

AB

C

00

01

11

10

0

1

1

1

1

1

0

0

0

0

AB

C

00

01

11

10

0

0

1

1

0

1

0

1

1

0

3．卡诺图上最小项的合并（三变量）

AB

CD

00

01

11

10

00

0

1

1

0

01

1

0

0

1

11

1

0

0

1

10

0

1

1

0

AB

CD

00

01

11

10

00

0

1

0

0

01

0

1

0

0

11

1

1

1

1

10

0

1

0

0

AB

CD

00

01

11

10

00

1

0

0

1

01

0

1

1

0

11

0

1

1

0

10

1

0

0

1

3．卡诺图上最小项的合并（四变量）

AB

CD

00

01

11

10

00

1

0

0

1

01

1

0

0

1

11

1

0

0

1

10

1

0

0

1

AB

CD

00

01

11

10

00

0

0

0

0

01

1

1

1

1

11

1

1

1

1

10

0

0

0

0

3．卡诺图上最小项的合并（四变量）化简以下卡诺图。由此可见，一个逻辑函数的真值表是唯一的，卡诺图也是唯一的，但化简结果有时并不唯一。例2.2化简函数F(A,B,C,D)=∑m(0,3,4,5,7,11,13,15)（1）画出函数的卡诺图。

AB

CD

00

01

11

10

00

1

1

01

1

1

11

1

1

1

1

10

例2.2（2）画卡诺圈

AB

CD

00

01

11

10

00

1

1

01

1

1

11

1

1

1

1

10

（3）根据卡诺圈，写函数的最简“与或”表达式：三、布尔函数的实现2.2逻辑电路分析与设计组合逻辑电路逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。时序逻辑电路逻辑电路的输出不但与该时刻电路的输入有关，而且与电路过去的输入有关。同步时序逻辑电路异步时序逻辑电路。2.2逻辑电路分析与设计逻辑电路分析就是对给定的逻辑电路，应用逻辑函数来描述它的工作、研究它的工作特性和逻辑功能。在实际应用中，有时会遇到这样一些需求:需要更换电路的某些组件需要评价该电路的经济技术指标需要获取其设计思想逻辑电路设计对已知的逻辑要求，确定用什么逻辑电路来实现，这一过程叫做逻辑电路设计，或称为综合。2.2.1组合电路的分析步骤：根据给定的逻辑电路图，写出布尔函数表达式;化简该表达式；由表达式列真值表；根据应用背景，判断电路完成的逻辑功能，并做简要的文字描述。例2.3分析下图所示电路例2.31．写出布尔函数表达式如下：

2．表达式已是最简表达式。3．由表达式列真值表如下表所示。逻辑电路分析例题真值表ABCF0F1F2F3F4F5F6F7000

1000000000101000000010001000000110001000010000001000101000001001100000001011100000001例2.34．这是一个三输入、八输出的逻辑电路，每个输出函数对应一个最小项。对于三输入的每一种编码组合，只有一个函数输出为1，其余输出为0，即每一个输入组合只选中一个输出。这是一个二进制译码器，在计算机中常用做存储器地址译码和指令译码。练习=1例2、分析电路的逻辑功能。ABA

BF000110110110同或门&F&AB1&1B＝ABA2.2.2组合电路的设计步骤：（1）根据设计的逻辑要求列出真值表；（2）化简函数；（3）根据给定的逻辑门写出表达式；（4）画出逻辑图。例2.5全加器设计所谓全加器就是能对两个一位二进制数相加，并加上低位来的进位，形成“和”及“进位”的逻辑电路。它的逻辑框图如图所示例2.5全加器设计（1）列真值表AiBiCi-1SiCi0000000110010100110110010101011100111111例2.5全加器设计（2）化简函数根据真值表画Si和Ci的卡诺图

AiBiCi-100

01

11

10

0

0

1

0

1

1

1

0

1

0

Si

AiBiCi-100

01

11

10

0

0

0

1

0

1

0

1

1

1

Ci

由卡诺图得：（4）逻辑电路图如图所示：例2.5全加器设计练习设计一个三人表决器，结果为少数服从多数。练习例2.19：设计一个交通信号灯工作状态检测电路。分析：正常工作状态下，任何时刻点亮的只能是红、黄、绿中的一种。当出现其他五种点亮状态时，电路发生故障，要求电路发出故障信号，以提醒维护人员前去修复。2.3同步时序电路分析与设计2.3.1引言2.3.2触发器2.3.3同步时序电路的分析2.3.4同步时序电路的设计例：八位二进制数加法的组合电路时序电路更为经济的方法是分步解决问题。每一步的结果都是基于前一步获取的信息。需要一个存储元件来保存前一步的结果。包含存储元件的电路触发器扮演的正是这样的角色。输出不但与当前时刻电路的输入有关，而且与电路过去的输入有关。例：八位二进制数加法的时序电路时序电路的结构模型内部输入（现态）内部输出（次态）2.3.2触发器常用的触发器JK触发器T触发器D触发器触发器的内部特性请参阅数字电子技术的有关书籍触发器的外部特性供分析与设计时序电路时正确选用。二）JK触发器

逻辑符号状态表逻辑电路图JK触发器的特性方程：三）T触发器

逻辑符号状态表T触发器的特性方程:四）D触发器

逻辑符号状态表D触发器的特性方程:Qn+1=D分析同步时序逻辑电路的步骤:1.了解电路的组成：电路的输入、输出信号、触发器的类型等４.确定电路的逻辑功能.3.列出状态转换表或画出状态图和波形图；2.根据给定的时序电路图,写出下列各逻辑方程式：(１)输出方程；(２)各触发器的驱动方程;

（3）状态方程:将每个触发器的驱动方程代入其特性方程得状态方程.

例

试分析如图所示时序电路的逻辑功能。电路是由两个JK触发器组成的同步时序电路。解：1.了解电路组成。J2=K2=X

Qn1

J1=K1=1Y=Qn2Qn1

2.写出下列各逻辑方程式：输出方程驱动方程J2=K2=X

Q1

J1=K1=1将驱动方程代入JK触发器的特性方程得状态方程整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图Y=Qn2Qn1

11100100X=1X=0状态转换表10/100/101/011/000/010/011/001/0状态图10/100/11101/011/01000/010/00111/001/000X=1X=0画出状态图根据状态转换表，画出波形图。10011100110110Qn2Qn10010/100/11101/011/01000/010/00111/001/000X=1X=0X=0时电路功能：可逆计数器X=1时Y可理解为进位或借位端。电路进行加1计数电路进行减1计数。４.确定电路的逻辑功能.分析以下时序电路的功能2.3.4同步时序电路的设计文字描述原始状态表状态表化简状态分配求驱动方程和输出函数画逻辑图原始状态图例

用T触发器设计一个模16同步加1计数器。解：（1）建立状态表由于计数器的工作状态很有规律，所以可以直接建立二进制状态表。这里，由于计数状态n＝16，故需要4个触发