计算机组成与系统结构课程练习

《计算机组成与系统结构》课程练习

一、填空题

1.计算机的运算精度与机器的①有关，为解决精度与硬件成本的矛盾，

大多数计算机使用—②。

答：①字长②变字长运算

2.计算机硬件直接能执行的程序是①程序，高级语言编写的源程序必须

经过—②—翻译，计算机才能执行。

答：①机器语言②语言处理程序

3.在带符号数的编码方式中，零的表示是唯一的有①和②。

答：①补码②移码

4.若［xl］补=10110111,［x2源=1.01101,则数xl的十进制数真值

是①，x2的十进制数真值是②。

答：①-73②-0.71875

5.设某浮点数的阶码为8位（最左一位为符号位），用移码表示；尾

数为24位（最左一位为符号位），采用规格化补码表示，则该浮点数能

表示的最大正数的阶码为①，尾数为②；规格化最大负数的阶码为

③，尾数为④。（用二进制编码回答）

答：①11111111②1111111111111

③11111111④10

6.设有效信息位的位数为N,校验位数为K,则能够检测出一位出错并能

自动纠错的海明校验码应满足的关系是①。

答：①2K-1>N+K

7、在补码加减运算中，符号位与数据①参加运算，符号位产生的进位

②。

答：①按同样规则一起②自动丢失

8、在浮点运算过程中，如果运算结果的尾数部分不是①形式，则需要进

行规格化处理。设尾数采用补码表示形式，当运算结果②时，需要进行

右规操作；当运算结果③时，需要进行左规操作。

9、答：①规格化②溢出③不是规格化数

1。、浮点运

11、

12、算器由①和②两部分组成，它们本身都是定点运算器，其中①要

求能够进行③运算；

13、②要求能够进行④运算。

答：①阶码部件②尾数部件③加减④加减乘除

10、Cache使用的是①存储芯片。

答：①SRAM

1L主存由①构成，虚存由②构成。

答：①DRAM②硬盘

12.Cache存储器的主要作用是解决①。

答：①CPU与主存间速度匹配问题

13.存储器的取数时间是衡量主存①的重要指标，它是从②到③的

时间。

答：①速度②把要访问的存储单元的地址，加载到存储器芯片的地址

引脚上

14.SRAM与DRAM中速度高的是①，集成度高的是②。

答：①SRAM②DRAM

15.某存储器数据总线宽度为32位，存取周期为250ns,则其带宽是

①。

答：①128Mbit/s

16.在指令编码中，操作码用于表示①，n位操作码最多可以表示②条

指令。地址码用于表示③。

答：①指令应执行的操作和应具有的功能②2n③与操作数据相关的

地址信息

17、在寄存器寻址方式中，指令的地址码部分给出的是①，操作数存放

在②。

答：①某一寄存器的编号②寄存器中

24.CPU周期也称为①周期，一个CPU周期包括若干个②。

答：①机器周期②节拍

25.在程序执行过程中，控制器控制计算机的运行总是处于①、分析指

令和②的循环之中。

答：①取指令②执行指令

26.微程序控制器的核心部件是①，它一般由②构成。

答：①控制存储器②ROM

27、在同一微周期中①的微命令被称为互斥微命令，而在同一微周期中

②的微命令被称为相容微命令。显然，③的微命令不能放在一起译码。

答：①不允许同时出现的微命令②允许同时出现的微命令③相容的

微命令

28、由于微程序设计的灵活性，只要简单地改变①，就可改变微程序控

制的机器指令系统。

答：①微程序

29、在链式查询和独立请求两种总线控制判优方式中，响应时间最快的是

①方式；对电路故障最敏感的是②方式。

答：①独立请求②链式查询

30、在单总线、双总线、三总线3种系统中，从信息流传送效率的角度看,

①的工作效率最低；从吞吐量来看，②最强。

答：①单总线②三总线

31.在单总线结构的计算机系统中，每个时刻只能有两个设备进行通信，

在这两个设备中，获得总线控制权的设备叫①，由它指定并与之通信的

设备叫②。

答：①主设备②从设备

32.为了减轻总线的负担，总线上的部件大都具有①。

答：①缓冲器

33.在地址和数据线分时复用的总线中，为了使总线或设备能区分地址信

号和数据信号，所以必须有①控制信号。

答：①地址有效

34.标准微机总线中，PC/AT总线是①位总线，EISA总线是②位总线,

PCI总线是③位总线。

答：①16②32③32位或64位

35.USB端口通过使用①，可以使一台微机连接的外部设备数多达②

台。

答：①集线器②127

36.计算机的外围设备大致分为输入设备、输出设备、①、②、③和

其他辅助

设备。

答：①外存储器②终端③其它含义的I/O设备

37、显示器的刷新存储器（或称显示缓冲存储器）的容量是由①、②决

定的。

答：①分辨率②灰度级或色彩数

38、显示适配器作为CRT与CPU的接口，由①存储器、②控制器和

ROMBIOS三部

分组成。先进的③控制器具有④加速能力。

答：①显示缓冲②显示③显示④图形

39、CPU对输入输出设备的访问，采用按地址访问的形式。对I/O设备

编址的方法，目前采用方式主要有：①和②，其中③需要有专门的

I/O指令支持。

答：①I/O独立编址方式②存储器统一编址方式③I/O独立编址方

式

40、主机与外围设备之间的数据交换方式有①、②、③和④等几

种。

答：①直接程序控制方式②程序中断方式③DMA④I/O通道方式

41.接口接收到中断响应信号INTA后，要将①传送给CPU。

答：①中断类型编码（中断识别编码）

42.DMA控制器和CPU分时使用总线的方式有①、②和③三种。

答：①CPU暂停方式②周期挪用方式③交替访问内存方式

43.通道的工作过程可分为①、②和，③三部分。

答：①CPU使用广义指令进入管理程序，组织一个通道程序，并启动通

道。

44.在I/O控制方式中，主要由程序实现的控制方式是①方式。

答：①程序控制方式

45.中断处理过程可以①进行，②的设备可以中断③的中断服务程

序。

答：①嵌套②优先级别高③优先级别低

46.1/0通道是一个特殊功能的①，它有自己的②，专门负责数据输

入输出的传输控制，CPU只负责③功能。

答：①I/O控制器②指令执行部件③启、停I/O通道，查询通道与

I/O设备状态，控制I/O通道进行某些操作

47、程序中断I/O方式与DMA方式除了应用场合与响应时间不同以外,

两者的主要区别在于①。

答：①程序中断I/O方式是以CPU为中心，采用软硬结合，以软件为主

的方式，控制设备与主机之间的数据传送，DMA方式是以主存为中心,

采用硬件手段，控制设备与主存间直接进行数据传送。

二、单选题

1.在计算机系统中，硬件在功能实现上比软件强的是—C—。

A.灵活性.B.实现容.C.速度.D.成本低

2.完整的计算机系统包括两大部分，它们是—C—o

A.运算器与控制.B.主机与外设

C.硬件与软.D,硬件与操作系统

3.现代计算机组织结构是以—B—为中心，其基本结构遵循冯•诺依曼

思想。

A.寄存.B,存储C.运算.D.控制器

4.冯?诺依曼存储程序的思想是指—Co

A.只有数据存储在存储器

B.只有程序存储在存储器

C.数据和程序都存储在存储器

D.数据和程序都不存储在存储器

5.某机字长64位，其中1位符号位，63位尾数。若用定点小数表示，则

最大正小数为Bo

A.+(l-2-64.B.+(l-2-63.C.26.D.263

6.设［x］补=1.X1X2X3X4X5X6X7X8,当满足A时，x>—1/2成立。

A.xl=I.x2~x8至少有一个为.B.xl=0.x2〜x8至少有一个为1

C.xl=1,x2〜x8任.D.xl=0.x2〜x8任意

7、在某8位定点机中，寄存器内容为10000000,若它的数值等于一128,

则它采用的数据表示为Bo

A.原.B.补.C.反.D.移码

8、在下列机器数中，哪种表示方式下零的表示形式是唯一的Bo

A.原.B.补.C.反.D.都不是

9、下列论述中，正确的是Do

A.已知因原求因补的方法是：在［x］原的末位加1

B.已知［x］补求［—x］补的方法是：在［x］补的的末位加1

C.已知因原求闵补的方法是：将尾数连同符号位一起取反，再在末位加

1

D.已知因补求［—X］补的方法是：将尾数连同符号位一起取反，再在末位

加1

10、IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为

8位，尾数为23位，则它所能表示的最大规格化正数为Ao

A.+(2-223)X212.B.+(1-223)x2127

C.+(2-223)X225.D.2127-223

11.浮点数的表示范围取决于Ao

A.阶码的位.B.尾数的位数

C.阶码采用的编.D.尾数采用的编码

12.在24X24点阵的汉字字库中，一个汉字的点阵占用的字节数为Do

A..B..C.2.D.72

13.假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编

码是Bo

A.1001101.B.1101000.C.1101011.D.10111000

14.在循环冗余校验中，生成多项式G(x)应满足的条件不包括D。

A.校验码中的任一位发生错误，在与G(x)作模2除时，都应使余数不为。

B.校验码中的不同位发生错误时，在与G(x)作模2除时，都应使余数不同

C.用G(x)对余数作模2除，应能使余数循环

D.不同的生成多项式所得的CRC码的码距相同，因而检错、校错能力相

同

15.运算器的核心部分是Co

A.数据总.B.累加寄存.C.算术逻辑运算单.D.多路开关

16.在浮点运算中下面的论述正确的是Co

A.对阶时应采用向左规格化

B.对阶时可以使小阶向大阶对齐，也可以使大阶向小阶对齐

C.尾数相加后可能会出现溢出，但可采用向右规格化的方法得出正确结

论

D.尾数相加后不可能得出规格化的数

17、当采用双符号位进行数据运算时，若运算结果的双符号位为01,则

表明运算Bo

A.无溢.B,正溢.C.负溢.D.不能判别是否溢出

18、补码加法运算的规则是Bo

A.操作数用补码表示，符号位单独处理

B.操作数用补码表示，连同符号位一起相加

C.操作数用补码表示，将加数变补，然后相加

D.操作数用补码表示，将被加数变补，然后相加

19、原码乘除法运算要求Co

A.操作数必须都是正.B.操作数必须具有相同的符号位

C.对操作数符号没有限.D.以上都不对

20、下面对浮点运算器的描述中正确的是Ao

A.浮点运算器由阶码部件和尾数部件实现。

B.阶码部件可实现加、减、乘、除四种运算。

C.阶码部件只能进行阶码的移位操作。

D.尾数部件只能进行乘法和加法运算。

21.若浮点数的阶码和尾数都用补码表示，则判断运算结果是否为规格化

数的方法是C。

A.阶符与数符相同为规格化数。

B.阶符与数符相异为规格化数。

C.数符与尾数小数点后第一位数字相异为规格化数。

D.数符与尾数小数点后第一位数字相同为规格化数。

22.已知因补=1.01010,卜］补=1.10001,下列答案正确的是Do

A.［x］补+［y］补=1.11018.因补+卜］补=0.11011

C」x］补一［y］补=。.1101.口.回补一卜］补=1.11001

23.下列叙述中概念正确的是Do

A.定点补码运算时，其符号位不参加运算。

B.浮点运算中，尾数部分只进行乘法和除法运算。

C.浮点数的正负由阶码的正负符号决定。

D.在定点小数一位除法中，为了避免溢出，被除数的绝对值一定要小于除

数的绝对值。

24.计算机系统中，硬件能够直接识别的指令是A°

A.机器指.B.汇编语言指.C.高级语言指.D.特权指令

25.指令系统中采用不同的寻址方式的主要目的是Bo

A.增加内存的容.B.缩短指令长度，扩大寻址范围

C.提高访问内存的速.D.简化指令译码电路

26.在相对寻址方式中，若指令中地址码为X,则操作数的地址为Bo

人・・8.伊0+9入+段基.口.变址寄存器+乂

27、在指令的地址字段中直接指出操作数本身的寻址方式，称为B。

A.隐含地.B.立即寻.C,寄存器寻.D.直接寻址

28、支持实现程序浮动的寻址方式称为Bo

A.变址寻.B.相对寻.C.间接寻.D.寄存器间接寻址

29、在一地址指令格式中，下面论述正确的是Co

A.只能有一个操作数，它由地址码提供

B.一定有两个操作数，另一个是隐含的

C.可能有一个操作数，也可能有两个操作数

D.如果有两个操作数，另一个操作数一定在堆栈中。

30、在堆栈中，保持不变的是Co

A.栈.B.堆栈指.C.栈.D,栈中的数据

31.在变址寄存器寻址方式中，若变址寄存器的内容是4E3cH,给出的

偏移量是63H则它对应的有效地址是Do

A.63.B.4D9F.C.4E3C.D.4E9FH

32.设寄存器R的内容(R)=1000H,内存单元1000H的内容为2000H,

内存单元2000H的内容为3000H,PC的值为4000Ho若采用相对寻址

方式，一2000H(PC)访问的操作数是Co

A.1000.B.2000.C.3000.D.4000H

33.程序控制类指令的功能是Do

A.进行算术运算和逻辑运算

B.进行主存与CPU之间的数据传送

C.进行CPU和I/O设备之间的数据传送

D.改变程序执行的顺序

34.算术右移指令执行的操作是Bo

A.符号位填0,并顺次右移1位，最低位移至进位标志位

B.符号位不变，并顺次右移1位，最低位移至进位标志位

C.进位标志位移至符号位，顺次右移1位，最低位移至进位标志位

D.符号位填1,并顺次右移1位，最低位移至进位标志位

35.下列几项中，不符合RISC指令系统的特点是Bo

A.指令长度固定，指令种类少

B.寻址方式种类尽量多，指令功能尽可能强

C.增加寄存器的数目，以尽量减少访存次数

D.选取使用频率最高的一些简单指令以与很有用但不复杂的指令

36.需要定期刷新的存储芯片是_Bo

A.EPRO.B.DRA.C.SRA.D.EEPROM

37、-A—存储芯片是易失性的。

A.SRA.B.UV-EPRO.C.NV-RA.D.EEPROM

38、有RAS和CAS引脚的存储芯片是—B—。

A.EPRO.B.DRA.C.SRA.D.三者都是

39、下面叙述不正确的是—C—o

A.半导体随机存储器可随时存取信息，掉电后信息丢失。

B.在访问随机存储器时，访问时间与单元的物理位置无关。

C.内存储器中存储的信息均是不可改变的。

D.随机存储器和只读存储器可以统一编址。

40、动态RAM与静态RAM相比，其优点是—C—。

A.动态RAM的存储速度快。

B.动态RAM不易丢失数据。

C.在工艺上，比静态RAM的存储密度高。

D.控制比静态RAM简单。

41.某512X8位RAM芯片采用一位读/写线控制读写，该芯片的引脚至

少有一C—O

A.17.B.19.C.21・D.522条

42.某存储器按字节编址，要求数据传输率达到8X106字节/秒，则应

选用存储周期为_D的存储芯片。

A.800n.B.250n.C.200n.D.120ns

43.程序计数器的功能是_Do

A.存放微指令地.B.计算程序长度

C.存放指.D.存放下条机器指令的地址

44.从主存取出一条指令并执行该指令的所有时间称为—D—o

A.时钟周.B.节.C.机器周.D.指令周期

45.的程序被执行时，首先要将从内存中读出的指令存放到—D—o

A.程序计数.B.地址寄存器

C.指令译码.D.指令寄存器

46.的部件中，不属于控制器的是_B0

A.程序计数.B,数据缓冲器

C.指令译码.D.指令寄存器

47、定下一条微指令的地址而采用的断定方式的基本思想是—C_o

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器口PC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控

制产生后继微指令地址。

D.通过指令中指定一个专门字段来控制产生后继微指令地址

48、制信号序列的最小单位是_Co

A.微程.B,微指・C.微命・D.机器指令

49、控制器中，机器指令与微指令的关系是_B

A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段用微指令编成的微程序来解释执行

C.一段机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干条机器指令组成

50、算机一般通过总线来组织，下述总线结构的计算机中，D操作速度

最快，A的操作速度最慢。

A.单总线结构B.双总线结构

C.三总线结构D.多总线结构

51.线结构的计算机系统中，采用D方法，对提高系统的吞吐率最有效。

A.多端口存储器B.提高主存的工作速度

C.交叉编址存储器D.高速缓冲存储器

52.地址总线的作用是Co

A.用于选择存储器单元

B.用于选择I/O设备

C.用于指定存储器单元和I/O设备接口寄存器的地址

D.决定数据总线上数据的传输方向

53.制常用于A中，作为其主要的控制方式。

A.单总线结构计算机中，CPU访问主存与外围设备B.微型机中的CPU

控制

C.采用组合逻辑控制方式实现的CPUD.微程序控制器

54.接产生总线请求的总线部件是Bo

A.任何外设B.具有DMA接口的外设

C.高速外设D.需要与主机批量交换数据的外设

55.信之所以比异步通信具有较高的传输速率是因为Bo

A.同步通信不需要应答信号

B.同步通信用一个公共的时钟进行操作同步

C.同步通信方式的总线长度较短

D.同步通信中，各部件存取时间比较接近

56.成数据总线、地址总线、控制总线3类是根据B来分的。

A.总线所处的位置B.总线所传送信息的内容

C.总线的传送方式D.总线所传送信息的方向

57、调计算机系统中各个部件的工作，需要有一种器件来提供统一的时钟

标准，这个器件是C0

A.总线缓冲器B.总线控制器

C.时钟发生器D.操作命令产生器

58、的外围设备是指_Do

A.输入/输出设.B,外存储器

C.远程通信设.D.除了CP.和内存以外的其它设备

59、显示器显示图形图像的原理是图形图像_A—o

A.由点阵组.B.由线条组.C.由色块组.D.由方格组成

60、以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元

的长度（位数）为_Bo

A.16B8c256.D.9位

61.器的灰度级为16,则每个像素的显示数据位数至少是_A

A.4.B.8.C.16.D.24位

62.的主要参数之一是分辨率，以下描述中含义正确的是_Bo

A.显示器的水平和垂直扫描频率

B.显示器屏幕上光栅的列数和行数

C.可显示的不同颜色的总数

D.同一幅画面允许显示的不同颜色的最大数目

63.的分辨率为1024X768像素，像素的颜色数为256,为保证一次刷新

所需数据都存储在显示缓冲存储器中，显示缓冲存储器的容量至少为—B

A.512K.B.1M.C.256K.D.2MB

64.接口中的数据缓冲器的作用是Ao

A.用来暂存外围设备和CPU之间传送的数据

B.用来暂存外围设备的状态

C.用来暂存外围设备的地址

D.以上都不是

65.响应过程中，保护程序计数器的作用是Bo

A.使CPU能找到中断处理程序的入口地址

B.使中断返回后，能回到断点处继续原程序的执行

C.使CPU和外围设备能并行工作

D.为了实现中断嵌套

66.方式用来实现Do

A.CPU和内存之间的数据传送

B.外围设备和外围设备之间的数据传送

C.CPU和外围设备之间的数据传送

D.内存和外围设备之间的数据传送

67、下面哪种情况会提出中断请求？Bo

A.产生存储周期窃取

B.一次I/O操作结束

C.两个数相加

D.上述三种情况都发生

68、向量地址是Co

A.子程序的入口地址

B.中断服务程序的入口地址

C.中断服务程序入口地址的地址

D.中断向量表的起始地址

69、向量中断与非向量中断的区别在于Do

A.非向量中断是单一中断源的中断，而向量中断是多中断源的中断

B.非向量中断只有单一中断处理程序入口，而向量中断有多个中断处理

程序入口

C.非向量中断是单级中断，而向量中断可以实现多级中断

D.非向量不能作为中断隐指令，而向量可以形成隐指令

70、采用DMA方式传送数据时，每传送一个数据，就要占用D的时间。

A.一个指令周期

B.一个CPU周期

C.一个存储周期

D.一个总线周期

71.周期挪用方式常用于A中。

A.直接存储器存取方式的输入输出

B.直接程序控制传送方式的输入输出

C.CPU的某寄存器与存储器之间的直接程序控制传送

D.程序中断方式的输入输出

72.在下面有关DMA概念的叙述中，正确的是Ao

A.当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的

要求，这是应首先满

足CPU的要求，以免指令执行发生错误，而DMA传送数据是可等待的。

B.DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个

DMA访问周期。在此

期间，CPU等待或执行不需要访问内存的操作。

C.因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因

此在这种方式中，始

终不需要CPU干预。

D.CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应。

三、判断题

1.微处理器可以用来做微型计算机的CPUoX

2.ENIAC计算机的主要工作原理是存储程序和多道程序控制。X

3.决定计算机运算精度的主要技术指标是计算机的字长。力

4.计算机总线用于传输控制信息、数据信息和地址信息的设施。M

5.计算机系统软件是计算机系统的核心软件。V

6.计算机运算速度是指每秒钟能执行操作系统的命令个数。X

7、计算机主机由CPU、存储器和硬盘组成。X

8、计算机硬件和软件是相铺相成、缺一不可的。V

9、设［x］补=0.xlx2x3x4x5x6x7,若要求x>l/2成立，则需要满足的

条件是xl必须为l,x2〜x7至少有一个为1。7

10、一个正数的补码和它的原码相同，而与它的反码不同。X

11.浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位

数。M

12.在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表

示改为补码表示，则会使该浮点表示的数据表示范围增大。X

13、在生成CRC校验码时，采用不同的生成多项式，所得到CRC校验码

的校错能力是相同的。X

14.运算器的主要功能是进行加法运算。X

15.加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常

都采用并行加法器。，

16、在定点整数除法中，为了避免运算结果的溢出，要求I被除数Iv|除

数I。7

17、浮点运算器中的阶码部件可实现加、减、乘、除运算。X

18、根据数据的传递过程和运算控制过程来看，阵列乘法器实现的是全并

行运算。V

19、逻辑右移执行的操作是进位标志位移入符号位，其余数据位依次右移

1位，最低位移入进位标志位。X

20、数据引脚和地址引脚越多芯片的容量越大。7

21.存储芯片的价格取决于芯片的容量和速度。M

22.SRAM每个单元的规模大于DRAM的。7

23.要访问DRAM,应首先给出RAS地址，之后再给出CAS地址。7

24、当CPU要访问数据时，它先访问虚存，之后再访问主存。X

25.EDO和FPM都是页模式的DRAM。M

26.主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存取得指

令和数据，如果在主存中访问不到，CPU才到磁盘中取得指令和数据。V

27、半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。

X

28、Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址

空间。X

29、利用堆栈进行算术/逻辑运算的指令可以不设置地址码。7

30、指令中地址码部分所指定的寄存器中的内容是操作数的有效地址的寻

址方式称为寄存器寻址。X

原因：寄存器间接寻址

3L一条单地址格式的双操作数加法指令，其中一个操作数来自指令中地

址字段指定的的存储单元，另一个操作数则采用间接寻址方式获得。X

原因：另一个操作数来自累加器

32、在计算机的指令系统中，真正必需的指令种类并不多，很多指令都是

为了提高机器速度和便于编程而引入的。V

33.RISC系统的特征是使用了丰富的寻址方式。X

原因：RISC系统的特征之一：指令数目较少，指令长度固定，指令格式少,

寻址方式种类少

34、在主机中，只有存储器能存放数据。X

35.一个指令周期由若干个机器周期组成。7

36.决定计算机运算精度的主要技术指标是计算机的字长。7

37、微程序设计的字段直接编译原则是：同时出现在一条微指令中的微命

令放在不同的字段里，而分时出现的微命令放在同一个字段里。，

38、由于微程序控制器采用了存储逻辑，结构简单规整，电路延迟小，而

组合逻辑控制器结构复杂，电路延迟大，所以微程序控制器比组合逻辑控

制器的速度快。X

39、在CPU中，译码器主要用在运算器中选多路输入数据中的一路数据

送至UALU。X

40、控制存储器是用来存放微程序的存储器，它的速度应该比主存储器的

速度快。7

41.由于转移指令的出现而导致控制相关，因此CPU不能采用流水线技

术。X

42.计算机使用总线结构的主要优点是便于实现模块化，同时减少了信息

传输线的数目。7

43.在计算机的总线中，地址信息、数据信息和控制信息不能同时出现在

总线上。X

44.计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号,

以与来自存储器和I/O设备的响应信号都由控制总线来提供信息传送通

路。7

45.使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑

“0”和高阻（浮空）三种状态。7

46.USB提供的4条连线中有2条信号线，每一条信号线可以连通一台

外设，因此在某一时刻，可以同时有2台外设获得USB总线的控制权。

X

47、组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输

控制的器件，它们是总线缓冲器和总线控制器。M

48、总线技术的发展是和CPU技术的发展紧密相连的，CPU的速度提高

后，总线的数据传输率如果不随之提高，势必妨碍整机性能的提高。M

49、DMA控制器和CPU可以同时使用总线工作。X

50、在计算机系统中，所有的数据传送都必须由CPU控制实现。X

51.一个更高优先级的中断请求可以中断另一个中断处理程序的执行。V

52.一个通道可以连接多个外围设备控制器，一个外围设备控制器可以管

理一台或多台外围设备。7

53.DMA方式既能用于控制主机与高速外围设备之间的信息传送，也能

代替中断传送方式。X

54.通道程序是由通道控制字组成的，通道控制字也称通道指令。，

55.单级中断与多级中断的区别是单级中断只能实现单中断，而多级中断

可以实现多重中断或中断嵌套。V

56.在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到

数据传送完为止，CPU不能执行别的程序。7

57、DMA工作方式提高了CPU的效率，同时也提高了数据传送的速度。

这是由于DMA方式在传送数据时不需要CPU干预，而且在一批数据传

送完毕时，也完全不需要CPU干预。X

58、与中断处理程序相比，CPU目前运行的用户应用程序的级别最高。X

59、采用DMA方式进行数据传送的设备，比不采用DMA方式进行数据

传送的设备优先级要高。X

60、CPU在执行当前指令最后所做的检查是否有各类中断请求的次序，

即为CPU处理各类中断的次序。M

61.微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计

规整，调试、维修以与更改、扩充指令方便的优点，易于实现自动化设计。

但是，由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控

制器慢。M

62、组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门

电路组成的复杂树形网络构成的。微程序控制器采用存储逻辑实现，将微

操作控制信号以编码字（即微指令）的形式存放在控制存储器中。7

四、简述题

1.计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？

答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控

制器等五大部件组成。输入设备的主要功能是将程序和数据以机器所能

识别和接受的信息形式输入到计算机内。

输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式

或其它系统所要求的信息形式输出。

存储器的主要功能是存储信息，用于存放程序和数据。

运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。

控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有

条不紊地自动工作。

2.冯•诺依曼计算机的基本思想是什么？什么叫存储程序方式？

答：冯•诺依曼计算机的基本思想包含三个方面：

1）计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组

成。

2）采用二进制形式表示数据和指令。

3）采用存储程序方式c

存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据

预先存入主存储器中。在解题过程（运行程序）中，由控制器按照事先编

好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行,

直到获得所要求的结果为止。

3.早期计算机组织结构有什么特点？现代计算机结构为什么以存储器

为中心？

答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过

运算器完成信息的传递。随着微电子技术的进步，人们将运算器和控制

器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。同时

随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算

机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算

机发展的需求，甚至会影响计算机的性能。为了适应发展的需要，现代计

算机组织结构逐步转变为以存储器为中心。

4.什么叫总线？总线的主要特点是什么？采用总线有哪些好处？

答：总线是一组可为多个功能部件共享的公共信息传送线路。

总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必

须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至

于冲突。

使用总线实现部件互连的好处：

①可以减少各个部件之间的连线数量，降低成本；

②便于系统构建、扩充系统性能、便于产品更新换代。

5.按其任务分，总线有哪几种类型？它们的主要作用是什么？

答：按总线完成的任务，可把总线分为：CPU内部总线、部件内总线、系

统总线、外总线。

6.计算机的主要特点是什么？

答：计算机的主要特点有：①能自动连续地工作；②运算速度快；③运

算精度高；④具有很强的存储能力和逻辑判断能力；⑤通用性强。

7、衡量计算机性能有哪些基本的技术指标？以你所熟悉的计算机系统

为例，说明它的型号、主频、字长、主存容量、所接的I/O设备的名称与

主要规格。

答：衡量计算机性能的基本的技术指标有：

①基本字长；②主存容量；③运算速度；④所配置的外部设备与其性

能指标；⑤系统软件的配置。

8、什么叫指令？什么叫指令系统？指令通常有哪几种地址格式？

答：指令也称机器指令，是控制计算机执行某种操作（如加、减、传送、

转移等）的命令。指令能够直接表示对计算机硬件实体的控制信息，是计

算机硬件唯一能够直接理解并执行的命令，。

一台计算机所能执行的全部指令的集合，称为该计算机的指令系统或指

令集。

指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址

指令等格式。

9、什么叫寻址方式？有哪些基本的寻址方式？简述其寻址过程。

答：寻址方式就是指形成本条指令的操作数地址和下一条要执行的指令地

址的方法。根据所需的地址信息的不同，寻址可分为操作数地址的寻址和

指令地址的寻址两部分。

基本的寻址方式:

1）立即寻址：指令的地址码部分给出的不是操作数的地址而是操作数本

身，即指令所需的操作数由指令的形式地址直接给出。

2）直接寻址：指令的地址码部分给出的形式地址A就是操作数的有效地

址EA,即操作数的有效地址在指令字中直接给出。

3）间接寻址：指令的地址码部分给出的是操作数的有效地址EA所在的

存储单元的地址或是指示操作数地址的地址指示字。即有效地址EA是由

形式地址A间接提供的，因而称为间接寻址。

4）寄存器寻址：指在指令地址码中给出的是某一通用寄存器的编号（也

称寄存器地址），该寄存器的内容即为指令所需的操作数。采用寄存器寻

址方式时，有效地址EA是寄存器的编号。

5）寄存器间接寻址：指令中地址码部分所指定的寄存器中的内容是操作

数的有效地址。

6）变址寻址：指操作数的有效地址是由指令中指定的变址寄存器的内容

与指令字中的形式地址相加形成的。

7）基址寻址：指操作数的有效地址等于指令中的形式地址与基址寄存器

中的内容之和，基址寄存器中的内容称为基地址。

8）相对寻址：是将程序计数器PC的当前内容与指令中给出的形式地址

相加形成操作数的有效地址。

9）基址加变址寻址：将基址寻址与变址寻址结合起来就形成了基址加变

址寻址方式。这种寻址方式是将两个寄存器的内容和指令形式地址中给出

的偏移量相加后得到的结果作为操作数的有效地址。其中一个寄存器作为

基址寄存器，另一个作为变址寄存器。

10）堆栈寻址：由堆栈支持的寻址方式，堆栈寻址是按照堆栈指示器SP

的内容确定操作数的访存地址。

10、基址寻址方式和变址寻址方式各有什么不同？

答：基址寻址是面向系统的，主要用于将用户程序的逻辑地址（用户编写

程序时所使用的地址）转换成主存的物理地址（程序在主存中的实际地址）,

以便实现程序的再定位。例如在多道程序运行时，需要由系统的管理程序

将多道程序装入主存。由于用户在编写程序时，不知道自己的程序应该放

在主存的哪一个实际物理地址中，只能按相对位置使用逻辑地址编写程

序。当用户程序装入主存时，为了实现用户程序的再定位，系统程序给每

个用户程序分配一个基准地址。程序运行时，该基准地址装入基址寄存器,

通过基址寻址，可以实现逻辑地址到物理地址的转换。由于系统程序需通

过设置基址寄存器为程序或数据分配存储空间，所以基址寄存器的内容

通常由操作系统或管理程序通过特权指令设置，对用户是透明的。用户可

以通过改变指令字中的形式地址A来实现指令或操作数的寻址。另外基址

寄存器的内容一般不进行自动增量和减量。

变址寻址是面向用户的，主要用于访问数组、向量、字符串等成批数据，用

以解决程序的循环控制问题。因此变址寄存器的内容是由用户设定的。在

程序执行过程中，用户通过改变变址寄存器的内容实现指令或操作数的

寻址，而指令字中的形式地址A是不变的。变址寄存器的内容可以进行自

动增量和减量。

11.简述相对寻址和立即寻址的特点。

答：相对寻址方式是将程序计数器PC的当前内容与指令中给出的形式

地址相加形成操作数的有效地址。立即寻址方式是指指令的地址码部分

给出的不是操作数的地址而是操作数本身。即指令所需的操作数由指令的

形式地址直接给出。

12.什么叫堆栈？堆栈操作的特点是什么？堆栈操作是如何寻址

的？

答：计算机中的堆栈是指按先进后出(FILO)或者说后进先出(LIFO)

原则进行存取的一个特定的存储区域。堆栈操作的特点是：遵循先进后

出原则进行信息的存取。数据按顺序存入堆栈称为数据进栈或压入；从堆

栈中按与进栈相反的顺序取出数据称为出栈或弹出。堆栈的压入和弹出操

作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。

堆栈操作的寻址方式：通常用一个寄存器或存储器单元指出栈顶的地址，

这个寄存器或存储器单元称为堆栈指针SP,SP的内容永远指向堆栈的栈

顶。堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减

量方式在栈顶进行。

13.一个较完善的指令系统应包括哪些类型的指令？

答：一个完善的指令系统应包括的基本指令有：数据传送指令、算术逻辑

运算指令、移位操作指令、堆栈操作指令、字符串处理指令、程序控制指

令、输入/输出指令等。一些复杂指令的功能往往是一些基本指令功能的

组合O

14.转子指令与转移指令有哪些异同？

答：转子指令与转移指令的执行结果都是实现程序的转移，但两者的区别

在于：转移指令的功能是转移到指令给出的转移地址处去执行指令，一般

用于同一程序内的转移，转移后不需要返回原处，因此不需要保存返回地

址。转子指令的功能是转去执行一段子程序，实现的是不同程序之间的转

移。因为子程序执行完后必须返回主程序，所以转子指令必须以某种方式

保存返回地址，以便返回时能正确返回到主程序原来的位置。

15.控制器的基本功能是什么？它由哪些基本部件组成?各部件作用是什

么？

答：控制器的主要任务是：根据不同的指令、不同的状态条件，在不同的

时间，产生不同的控制信号，控制计算机的各部件自动、协调地进行工作。

其基本功能包括:

L控制指令的正确执行

2.控制程序和教据的输入与结果的输出

3.异常情况和特殊请求的处理

控制器的基本部件包括：

1.指令部件：用于完成取指令和分析指令

2.时序控制部件：用于产生一系列时序信号，为各个微操作定时，以保证

各个微操作的执行顺序。

3.微操作控制信号形成部件：根据指令部件提供的操作控制电位、时序部

件所提供的各种时序信号，以与有关的状态条件，产生机器所需要的各种

微操作控制信号。

4.中断控制逻辑：用于实现对异常情况和特殊请求的处理。

5.程序状态寄存器PSR:用于存放程序的工作状态（如管态、目态等）和

指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），

表明系统的基本工作状态。

6.控制台：用于实现人与机器之间的通信联系，如启动或停止机器的运行、

监视程序运行过程、对程序进行必要的修改或干预等。

16.CPU中有哪几个最主要的寄存器?它们的主要作用是什么？

答：（1）指令寄存器IR:指令寄存器用于存放当前正在执行的指令。当指

令从主存取出后，经MDR传送到指令寄存器中，以便实现对一条指令执

行的全部过程的控制。

（2）程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于

保证程序按规定的序列正确运行，并提供将要执行指令的指令地址。

⑶累加寄存器AC:用于暂存操作数据和操作结果。

⑷程序状态寄存器PSR:用于以存放程序的工作状态（如管态、目态等）

和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出

等），把它所存放的内容称为程序状态字（PSW）oPSW表明了系统的

基本状态，是控制程序执行的重要依据。

⑸地址寄存器MAR:用于存放所要访问的主存单元的地址。它可以接受

来自PC的指令地址，或接受来自地址形成部件的操作数地址。

（6）数据缓冲寄存器MDR（或MBR）:用于存放向主存写入的信息或从

主存中读出的信息。

17、什么是同步控制?什么是异步控制?什么是联合控制?在同步控制方式

中，什么是三级时序系统？

答：同步控制方式是指任何指令的运行或指令中各个微操作的执行，均由

确定的具有统一基准时标的时序信号所控制。每个时序信号的结束就意味

着安排完成的工作已经完成，随即开始执行后续的微操作或自动转向下

条指令的运行。

异步控制方式不再有统一的周期、节拍，各个操作之间采用应答方式衔接,

前一操作完成后给出回答信号，启动下一个操作。

联合控制方式是同步控制与异步控制相结合的方式。通常的设计思想是：

在功能部件内部采用同步方式或以同步方式为主的控制方式，在功能部

件之间采用异步方式。

18、试述指令周期、CPU周期、节拍周期三者的关系。

答：指令周期是指从取指令、分析指令到执行完该指令所需的全部时间。

机器周期又称CPU周期，是指令执行过程中的相对独立的阶段。把一个

机器周期等分成若干个时间区间，每一时间区间称为一个节拍，一个节拍

对应一个电位信号，控制一个或几个微操作的执行。

由于各种指令的操作功能不同，繁简程度不同，因此各种指令的指令周期

也不尽相同。一条指令的执行过程（即指令周期）由若干个机器周期所组

成，每个机器周期完成一个基本操作。一个机器周期中包含若干节拍。

19、试述组合逻辑控制器与微程序控制器的组成差别？

答：组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门

电路组成的复杂树形网络构成的。

微程序控制器采用存储逻辑实现，将微操作控制信号以编码字（即微指令）

的形式存放在控制存储器中。执行指令时，通过依次读取一条条微指令，

产生一组组操作控制信号，控制有关功能部件完成一组组微操作。

微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整,

调试、维修以与更改、扩充指令方便的优点，易于实现自动化设计。但是，

由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控制器

慢。

2。、何谓微命令、微操作、微指令、微周期？

答：

1）微命令：微命令是构成控制信号序列的最小单位。通常是指那些直接作

用于部件或控制门电路的控制命令。

2）微操作：由微命令控制实现的最基本的操作称为微操作。

3）微指令：以产生一组微命令，控制完成一组微操作的二进制编码字称为

微指令。微指令存放在控制存储器中。一条微指令通常控制实现数据通路

中的一步操作过程。

4）微程序：一系列微指令的有序集合称为微程序。若干条有序的微指令构

成的微程序，可以实现相应的一条机器指令的功能。

21.微指令编码有哪几种常用方式?在分段编码方法中，分段的原则是什

么？

答：微指令编码的常用方式有：直接控制法、最短编码法、字段直接编码

法、字段间接编码法等。分段编码方法也称字段直接编码法，其分段的

原则是：

①把互斥的微命令（即不允许同时出现的微命令）划分在同一字段内，相容

的（即允许同时出现）微命令划分在不同字段内。

②字段的划分应与数据通路结构相适应。

③一般每个子字段应留出一个状态，表示本字段不发任何微命令。

④每个子字段所定义的微命令数不宜大多，否则将使微命令译码复杂。

五、计算题

1.设总线的时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一

个总线周期中并行传送16位数据，试问总线的带宽是多少？

解；总线宽度=16位/8=2B总线带宽=8MHzX2B

=16MB/s

2.在一个32位的总线系统中，总线的时钟频率为66MHz,假设总线最短

传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据

传输率，可采取什么措施?

解法1：总线宽度=32位/8=4B时钟周期=1/66MHz

=0.015ps

总线最短传输周期=0.015psX4=0.06ps

总线最大数据传输率=4B/0.06ps=66.67MB/s

解法2:总线工作频率=66MHz/4=16.5MHz总线最大数据传输率

=16.5MHzX4B=66MB/s

若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期

中的时钟个数，或增加总线宽度。

3.在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个

校验位、2个终止位。若要求每秒传送12。个字符，试求传送的波特率和

比特率。

解：一帧=1+8+1+2=12位波特率=120帧/秒X12位=1440

波特

比特率=1440波特X(8/12)=960bps或：比特率=120

帧/秒X8=960bps

4、某机字长为32位，其存储容量是64KB,按字编址它的寻址范围是多

少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。

解:存储容量是64KB时，按字节编址的寻址范围就是64K,如按字编址,

其寻址范围为：

64K/(32/8)=16K

主存字地址和字节地址的分配情况：(略)。

5.一个容量为16Kx32位的存储器，其地址线和数据线的总和是多少？

当选用下列不同规格的存储芯片时，各需要多少片？

1KX4位，2K义8位，4KX4位，16KX1位，4K义8位，8KX8位

解：地址线和数据线的总和=14+32=46根；

选择不同的芯片时，各需要的片数为：

1KX4:(16KX32)/(1KX4)=16义8=128片

2KX8:(16KX32)/(2KX8)=8X4=32片

4KX4:(16KX32)/(4KX4)=4x8=32片

16KX1:(16KX32)/(16KX1)=1X32=32片

4KX8:(16KX32)/(4KX8)=4x4=16片

8KX8:(16KX32)/(8KX8)=2x4=8片

6.一个8KX8位的动态RAM芯片，其内部结构排列成256x256形式,

存取周期为。.1RS。试问采用集中刷新、分散刷新和异步刷新三种方式的

刷新间隔各为多少?

解：采用分散刷新方式刷新间隔为：2ms,其中刷新死时间为：256X0.1

）US=25.6|JS

采用分散刷新方式刷新间隔为：256X（O.lms+xO.lgs）=51.2gs

采用异步刷新方式刷新间隔为：2ms

7、画出用1024X4位的存储芯片组成一个容量为64Kx8位的存储器逻

辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片

存储芯片c

解：设采用SRAM芯片，贝IJ：

总片数=（64KX8位）/（1024X4位）=64X2=128片

题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图

时也应分三级画。首先应确定各级的容量：

页面容量=总容量/页面数=64KX8/4=16Kx8位，4片16K

X8字串联成64Kx8位

组容量=页面容量/组数=16Kx8位/16=1KX8位，16片1K

X8位字串联成16Kx8位

组内片数=组容量/片容量=1KX8位/1KX4位=2片，两片1K

X4位芯片位并联成1KX8位

存储器逻辑框图：（略）。

8、设有一个64Kx8位的RAM芯片，试问该芯片共有多少个基本单元

电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片,

要求对芯片字K的选择应满足地址线和数据线的总和为最小，试确定这

种芯片的地址线和数据线，并说明有几种解答。

解：存储基元总数=64Kx8位=512K位=219位；

思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，

因为地址位数和字数成2的希的关系，可较好地压缩线数。

解：设地址线根数为出数据线根数为b,则片容量为：2axb=219;b=

219-a;

若a=19,b=1,总和=19+1=20；

a=18,b=2,总和=18+2=20;

a=17,b=4,总和=17+4=21;

a=16,b=8,总和=16+8=24；

由上可看出：片字数越少，片字长越长，引脚数越多。片字数减1.片位数

均按2的特变化。

结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案

有两种：地址线=19根，数据线=1根；或地址线=18根，数据线=

2根。

9、某8位微型机地址码为18位，若使用4KX4位的RAM芯片组成模

块板结构的存储器，试问：

(1)该机所允许的最大主存空间是多少？

(2)若每个模块板为32Kx8位，共需儿个模块板？

(3)每个模块板内共有几片RAM芯片？

(4)共有多少片RAM?

(5)CPU如何选择各模块板？

解：(1)该机所允许的最大主存空间是：218X8位=256KX8位=

256KB

(2)模块板总数=256KX8/32KX8=8块

(3)板内片数=32Kx8位/4KX4位=8x2=16片

(4)总片数=16片X8=128片

(5)CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出

选择芯片。地址格式分配如下：

模板号(3位)芯片号(3位)片内地址(12位)

10、设CPU共有16根地址线，8根数据线，并用（低电平有效）作访

存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列

存储芯片：ROM（2KX8位,4KX4位,8KX8位），RAM（1KX4位,2K

X8位，4KX8位），与74138译码器和其他门电路（门电路自定）。试

从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：

（1）最小4K地址为系统程序区，409676383地址范围为用户程序区;

（2）指出选用的存储芯片类型与数量；

（3）详细画出片选逻辑。

解：（1）地址空间分配图：

系统程序区（ROM共4KB）:0000H-0FFFH

用户程序区（RAM共12KB）:1000H-FFFFH

（2）选片：ROM：选择4K义4位芯片2片，位并联RAM：选择

4KX8位芯片3片，字串联（RAM1地址范围为:1000H-lFFFH,RAM2

地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH）

(AAAAAAAAAAAAAAAA

3)各1111119876543210

芯片543210

一-a进>44-

制地

址分

配如

下：

RO0000000000000000

Ml,0000011111111111

2

RAM0001000000000000

10001111111111111

RAM0010000000000000

20010111111111111

RA