2025年专升本计算机组成原理模拟卷（附答案）

2025年专升本计算机组成原理模拟卷（附答案）考试时间：______分钟总分：______分姓名：______一、选择题（每题2分，共20分）1.下列哪一项不属于冯·诺依曼体系结构的主要特点？A.程序存储执行B.指令和数据都用二进制表示C.按存储地址访问存储器D.采用复杂的流水线技术2.在计算机中，采用补码表示法的主要目的是为了：A.方便进行逻辑运算B.简化加减法运算电路C.增加数据表示的范围D.提高数据存储效率3.一个8位字长的计算机，采用补码表示法，能表示的整数范围是：A.-128到+127B.-127到+128C.-127到+127D.-128到+1284.在下列存储器中，访问速度最快的是：A.硬盘存储器B.固态硬盘（SSD）C.主存储器（RAM）D.Cache存储器5.Cache存储器的主要目的是：A.增加主存的容量B.提高外存的读写速度C.解决CPU与主存之间速度不匹配的问题D.提高计算机的可靠性6.采用直接映射方式Cache，若主存地址位数为16位，Cache地址位数为8位，则主存块号为：A.4位B.6位C.8位D.10位7.指令系统中，采用立即寻址方式时，操作数来自：A.通用寄存器B.主存储器C.累加器D.指令代码本身8.CPU的主要性能指标通常用哪个指标来衡量？A.主频B.容量C.速度D.以上都是9.中断向量地址通常存放在：A.CPU内部寄存器B.主存储器中C.Cache中D.I/O接口中10.总线按传输信息分类，不包括：A.数据总线B.地址总线C.控制总线D.通信总线二、填空题（每空1分，共15分）1.计算机硬件系统的五大基本组成部分是：运算器、______、存储器、输入设备和______。2.一个n位二进制无符号整数能表示的十进制数的范围是______。3.在补码表示法中，+0和-0的编码是______和______（用8位二进制表示）。4.存储器按存储介质划分，可分为______存储器和半导体存储器。5.Cache与主存之间通常采用______和______两种映射方式。6.指令执行过程通常包括取指、______和______三个主要阶段。7.CPU根据操作数所在的位置，可将寻址方式分为立即寻址、直接寻址、间接寻址、寄存器寻址和______寻址等。8.中断是指CPU在执行程序过程中，遇到______时，暂停当前程序的执行，转去执行处理该事件的特殊程序，处理完毕后再返回断点继续执行原程序。9.总线宽度通常指总线的______数。10.I/O方式主要有程序查询方式、______方式和DMA方式。三、简答题（每题5分，共20分）1.简述原码、反码、补码三种数据表示方法的区别。2.简述Cache存储器的工作原理及其带来的主要问题（冲突失效、compulsory失效、容量失效）。3.简述中断响应过程的主要步骤。4.简述CPU与主存之间速度不匹配的问题如何通过引入Cache来解决。四、计算题（每题10分，共20分）1.已知两个8位二进制数分别为：X=10110010，Y=00111101。分别计算它们对应的十进制值，并求出X+Y和X-Y的补码表示结果（用8位二进制表示）。2.某计算机主存容量为256MB，Cache容量为32KB，采用直接映射方式。假设内存块大小为4KB，Cache地址和主存地址都采用20位。请画出从主存地址到Cache地址的转换过程示意图（用文字描述即可，无需画图），并说明当访问主存地址1000H（假设从0开始编址）时，CPU首先访问哪个Cache块？是否命中？五、综合题（10分）试述计算机系统中层次化存储系统的基本思想，并说明其中各层存储器（如寄存器、Cache、主存、辅存）在性能、容量、成本方面的主要特点及其在系统中的作用。试卷答案一、选择题1.D2.B3.A4.D5.C6.A7.D8.D9.B10.D二、填空题1.控制器控制器2.0到2ⁿ⁻¹-13.00000000111111114.磁表面5.直接映射组相联映射6.译码执行7.寄存器相对寻址8.异常情况或事件9.位10.中断三、简答题1.解析：原码最高位是符号位，0正1负，数值位按位表示；反码最高位是符号位，正数同原码，负数数值位按位取反；补码最高位是符号位，正数同原码，负数数值位按位取反后末位加1。补码能简化加减法运算。2.解析：Cache是高速小容量存储器，主存是大容量慢速存储器。当CPU需要访问数据时，先在Cache中查找，命中则直接使用，不命中则从主存读取数据到Cache，并更新映射关系。主要问题包括：冲突失效（映射到同一块导致替换）、compulsory失效（刚访问的数据不在Cache）、容量失效（Cache容量不足以容纳频繁访问的数据集）。3.解析：中断响应过程主要包括：①检测中断请求信号；②若CPU允许中断且当前指令执行完毕，则保存现场（程序计数器PC）；③识别中断源，获得中断向量地址；④从中断向量地址中获取中断服务程序入口地址；⑤转去执行中断服务程序。4.解析：CPU执行速度远快于主存读写速度，为解决此矛盾引入Cache。CPU先访问速度极快的Cache，若命中则快速获取数据，不命中再访问较慢的主存，并将所需数据调入Cache，从而在宏观上提高了CPU访问主存的效率。四、计算题1.解析：X=10110010(二进制)=-118(十进制,补码)Y=00111101(二进制)=61(十进制,补码)X+Y=-118+61=-57(十进制)X+Y[补]=X[补]+Y[补]=10110010+00111101=11101111(二进制)=-57(十进制)X-Y=-118-61=-179(十进制)X-Y[补]=X[补]+(-Y)[补]=10110010+11000010(61的补码)=11110000(二进制)=-128(十进制)注意：十进制-128无法用8位补码表示，溢出。8位补码表示结果：X+Y[补]=11101111X-Y[补]=11110000（若按8位补码运算，-179的8位补码为11110000，表示-128）2.解析：主存地址20位，块大小4KB=2^12B，需12位地址表示块内地址。剩余20-12=8位用于表示块号，即主存有2^8=256块。Cache容量32KB=2^15B，块大小与主存相同4KB，需12位块内地址。剩余15-12=3位用于表示块号，即Cache有2^3=8块。采用直接映射，主存块0映射到Cache块0，主存块1映射到Cache块1，...，主存块255映射到Cache块7（256/8=32，但块号范围是0-7）。示意图（文字描述）：主存地址[19:12]与Cache地址[14:12]对应。访问地址1000H=10000000000B。块内地址[11:0]=00000000000B，块号[19:12]=00100000B(十进制的32)。CPU首先访问Cache块号=块号[14:12]=001B(十进制的1)。比较：Cache块1是否存放主存块32的数据？直接映射，若块1未命中（或为空），则访问主存块32；若命中，则直接使用Cache数据。结论：首先访问Cache块1，不一定会命中（取决于之前Cache内容）。五、综合题解析：层次化存储系统思想是将各种速度、容量、成本不同的存储器按一定方式组合起来，构成一个统一的存储体系。高速、小容量、昂贵（如寄存器、Cach