计算机《计算机体系结构设计》2025年专项训练

计算机《计算机体系结构设计》2025年专项训练考试时间：______分钟总分：______分姓名：______一、选择题（每题2分，共20分。请将正确选项的字母填在题后的括号内）1.下列哪种数据表示方法最适合进行浮点数运算？（）A.原码B.反码C.补码D.移码2.在一个5级存储器层次结构（寄存器-Cache-主存-磁盘-虚拟盘）中，Cache的访问速度最快，虚拟盘的访问速度最慢，这主要体现了计算机体系结构的（）原则。A.模块化B.封装性C.层次化D.并行化3.采用直接映射方式将一个16K字节的Cache分成128块，每块128字节，主存也分成相同数量的块。主存块号1000映射到Cache块号的计算结果是？（）A.7B.8C.9D.104.假设某计算机Cache采用4路组相联映射，共有128个块，每个块有32字节。如果主存地址为`B7H`（按字节编址），则该地址映射到的Cache组号是？（）A.0B.1C.2D.35.RISC指令集通常采用（）。A.寄存器-寄存器结构，以Load/Store为访问存储器的主要方式B.寄存器-存储器结构，允许直接访问存储器操作数C.立即数-寄存器结构，所有指令必须有立即数操作数D.地址-数据结构，通过地址直接访问数据6.在指令流水线中，由于后一条指令的地址计算依赖于前一条指令的执行结果而导致的冲突称为（）。A.结构冒险B.数据冒险C.控制冒险D.时序冒险7.某指令流水线有4个阶段，每个阶段的执行时间均为1单位时间。假设流水线连续执行了100条指令，不考虑任何冒险和停顿，流水线的实际吞吐率（以每单位时间完成的指令数计）是？（）A.1/4B.25C.100/4D.1008.指令流水线中，用于解决数据冒险的常用方法是（）。A.硬件前递（Forwarding）B.指令暂停（Stalling）C.指令重复（Duplication）D.以上都是9.在一个单总线系统中，CPU与主存、CPU与I/O设备之间不能同时进行数据传输，这主要原因是（）。A.速度不匹配B.带宽限制C.仲裁机制复杂D.地址译码困难10.计算机系统中，中断是指（）。A.程序员在程序中设置的暂停点B.机器周期C.外部事件或内部错误请求CPU暂停当前工作并处理该事件的过程D.子程序调用二、填空题（每空2分，共20分。请将答案填在横线上）1.计算机中常用的字符编码标准ASCII码用______位二进制数表示一个字符。2.某计算机的Cache命中率为90%，主存访问时间为200纳秒，Cache访问时间为50纳秒。该计算机访问主存的平均时间（考虑Cache未命中情况）为______纳秒。3.RISC指令通常具有简单的格式和固定的执行时间，这体现了RISC的______原则。4.指令流水线中，流水线吞吐率是指单位时间内完成的______数。5.在存储器层次结构中，Cache是为了解决主存容量大、速度慢与CPU速度快之间的______而引入的。6.补码加减法运算中，负数的补码等于其原码的______位不变，其余位取反加1。7.指令周期通常包括取指、译码和______三个主要阶段。8.并行处理机的目标是提高程序的______效率。9.总线宽度（位数）直接影响总线的______容量。10.在虚拟存储器中，地址映射过程通常需要通过______来将逻辑地址转换为物理地址。三、简答题（每题5分，共20分）1.简述CISC和RISC体系结构的主要区别。2.什么是存储器层次结构？为什么要引入层次结构？3.什么是数据冒险？简述处理数据冒险的两种主要方法。4.什么是流水线冲突？有哪些主要的流水线冲突类型？四、计算题（每题10分，共20分）1.一个直接映射的Cache，其容量为32KB，块大小为128字节。假设主存地址按字节编址，计算主存地址`A=2F8CH`（十六进制）映射到Cache的块号以及对应的行号（假设块号从0开始）。2.某计算机流水线有3个阶段：IF（取指）、ID（译码）、EX（执行）。每个阶段的执行时间均为1时钟周期。假设流水线启动时第一个时钟周期执行IF阶段，从第二个时钟周期开始，每个时钟周期都完成一个指令的IF阶段，且后续阶段连续进行。如果在第5个时钟周期结束时，流水线发生了一次数据冒险，需要进行1个时钟周期的暂停（Stall）。请画出流水线执行的前8个时钟周期的时空图（简化表示，仅标明各阶段执行指令的情况，用IF,ID,EX表示），并计算考虑暂停后，完成8条指令所需的总时钟周期数。五、分析题（共20分）已知某计算机的RISC指令集包含如下指令（地址用十六进制表示）：*`LOADR1,Mem[Addr]`：将主存地址`Addr`处的数据加载到寄存器`R1`，需访问主存一次。*`STORER1,Mem[Addr]`：将寄存器`R1`的数据存储到主存地址`Addr`处，需访问主存一次。*`ADDR1,R2,R3`：将寄存器`R2`和`R3`的内容相加，结果存入`R1`，不需要访存。*`SUBR1,R2,R3`：将寄存器`R2`和`R3`的内容相减，结果存入`R1`，不需要访存。*`MULR1,R2,R3`：将寄存器`R2`和`R3`的内容相乘，结果存入`R1`，需要访问内存一次（假设结果可能超过寄存器范围）。*`BRANCHCond,Label`：条件分支指令，若条件`Cond`为真则跳转到`Label`（地址为绝对地址）。假设程序计数器(PC)指向下一条待执行的指令地址。分析以下指令序列的执行过程：```assemblyLOADR1,Mem[2000H]ADDR2,R1,R3MULR4,R2,R5STORER4,Mem[3000H]```假设所有寄存器初始为0，`R3=100H`,`R5=200H`。请回答：1.执行`LOADR1,Mem[2000H]`时，CPU需要访问主存的次数是几次？分别对应哪些指令？2.执行`MULR4,R2,R5`时，CPU需要访问主存的次数是几次？为什么？3.假设不存在流水线冒险，并且上述指令序列按顺序连续执行，请大致描述流水线在执行这些指令时的行为（例如，哪些指令在哪些时钟周期执行IF,ID,EX阶段）。---试卷答案一、选择题1.C2.C3.B4.C5.A6.B7.B8.D9.B10.C二、填空题1.72.1703.简洁4.指（令）5.矛盾（或不匹配）6.最高（或符号）7.执行8.计算（或并行）9.传输（或带宽）10.页表（或映射机制）三、简答题1.答案要点：CISC指令复杂，种类繁多，可直接访问存储器；RISC指令简单，种类少，通常为寄存器-寄存器，以Load/Store访问存储器；RISC执行效率通常高于CISC。2.答案要点：存储器层次结构是指由速度、容量、成本不同的存储器按一定方式组合而成的系统。引入层次结构是为了在成本和性能之间取得平衡，利用高速、小容量、高成本存储器存放频繁使用的数据，利用低速、大容量、低成本存储器存放不频繁使用的数据。3.答案要点：数据冒险是指后继指令需要使用前序指令的执行结果，但结果尚未产生而发生的冲突。处理方法：硬件前递（Forwarding，也称数据旁路）将结果直接传送给后继指令；指令暂停（Stalling，或插入气泡）使流水线暂停一个或多个周期等待结果。4.答案要点：流水线冲突是指由于资源冲突或时间安排不当，导致流水线无法按预期顺利执行的现象。主要类型：结构冲突（资源冲突，如只有一个内存端口）；数据冲突（数据冒险）；控制冲突（控制冒险，如分支预测错误）。四、计算题1.解析思路：直接映射地址映射关系为MainMemoryBlock=CacheLine=MainMemoryAddress/CacheBlockSize。计算块号即可。`2F8CH/80H=2F8CH/50H=2F8CH/64H=2F8/64=47.6875`，向下取整，块号为47（十进制），即2F（十六进制）。行号与块号相同。所以块号为2F（十六进制），行号为47（十进制）或2F（十六进制）。答案：块号为2F（十六进制），行号为47（十进制）。2.解析思路：画出时空图，按指令进入流水线的时间（IF阶段开始时间）和各阶段执行时间推进。每条指令IF在1周期，ID在1周期，EX在1周期。第1条指令IF在T1,ID在T2,EX在T3。第2条指令IF在T2,ID在T3,EX在T4。第3条指令IF在T3,ID在T4,EX在T5。第4条指令IF在T4,ID在T5,EX在T6。第5条指令IF在T5。第6条指令IF在T6。第7条指令IF在T7。第8条指令IF在T8。第5条指令到达EX阶段时发生数据冒险，需要暂停1周期。因此，第5条指令的EX在第7周期，ID在第8周期，完成在第9周期。第6条指令在T6完成EX，第7条指令在T7完成EX，第8条指令在T8完成EX。计算总周期数，看第8条指令完成的时间。T8完成EX，但需要等待其ID阶段的完成（T9），所以最后完成时间是T9。总共需要9个时钟周期。（时空图简化表示如下，每行代表一个时钟周期，每列代表一个阶段IF,ID,EX）||IF|ID|EX||---|----|----|----||T1|1||||T2|2|1|||T3|3|2|1||T4|4|3|2||T5|5|4|3|S(Stall)S|T6|6|5|4||T7|7|6|5|S|T8|8|7|6|答案：8个时钟周期。五、分析题1.解析思路：`LOADR1,Mem[2000H]`需要从主存读取数据到寄存器R1，因此需要访问主存一次。答案：1次。对应指令`LOADR1,Mem[2000H]`的一次访存操作。2.解析思路：`MULR4,R2,R5`需要执行R2和R5的乘法运算。在RISC模型中，乘法通常需要访问内存以保存结果（假设结果太大放不下）。同时，它还需要使用R2和R5的值，这两个值可能来自之前指令的结果。因此，至少需要两次访存：一次读取R2或R5的值（取决于指令执行顺序和寄存器状态），另一次保存乘法结果。如果R2和R5的值已经在寄存器中，且结果能放回寄存器，则只需要一次访存。但题目没有明确说明，且标准RISC模型通常需要访存保存结果。答案：2次。因为乘法指令通常需要访问内存来保存结果（除非结果能放入原寄存器且未用到），并且需要使用寄存器R2和R5的值（可能需要访存读取）。3.解析思路：假设无冒险，指令按顺序进入流水线。每条指令IF在1周期，ID在1周期，EX在1周期。第一条`LOAD`在T1IF,T2ID,T3EX。第二条`ADD`在T2IF,T3ID,T4EX。第三条`MUL`在T3IF,T4ID,T5EX。第四条