2025年微型计算机原理试题库及答案

2025年微型计算机原理试题库及答案一、单项选择题（每题1分，共30分）1.在8086最小模式下，当CPU执行INAL,DX指令时，引脚M/IO、RD、WR的电平组合为A.101  B.010  C.001  D.110答案：B2.若某8位微控制器的堆栈指针SP初值为0x1FF，执行PUSHACC后SP值为A.0x1FE  B.0x200  C.0x1FF  D.0x0答案：A3.在ARMCortex-M3中，NVIC中断优先级寄存器每字段宽度为A.1bit  B.2bit  C.4bit  D.8bit答案：C4.某32位地址总线系统中，若采用全译码方式寻址1MB存储器，所需片选地址线数为A.20  B.12  C.10  D.32答案：B5.当I2C总线处于“时钟延展”状态时，拉低SCL的器件是A.主机器件  B.从机器件  C.上拉电阻  D.总线缓冲器答案：B6.在8086指令MOVAX,[BX+SI+10H]中，源操作数的寻址方式为A.寄存器间接  B.基址加变址  C.相对基址加变址  D.寄存器相对答案：C7.若某ADC分辨率为12bit，参考电压2.5V，其量化步长为A.0.61mV  B.0.60mV  C.0.59mV  D.0.58mV答案：A8.在CAN2.0B协议中，扩展帧标识符共A.11bit  B.18bit  C.29bit  D.32bit答案：C9.当8051串口工作于方式1时，一帧数据共传输A.8bit  B.9bit  C.10bit  D.11bit答案：C10.在RISC-VRV32I基础指令集中，用于同步内存访问的指令是A.FENCE  B.SYNC  C.LW  D.MV答案：A11.若某Cache采用4路组相联，共64行，每组4行，则组数为A.16  B.32  C.64  D.256答案：A12.在8086中，指令LEABX,TABLE与MOVBX,OFFSETTABLE执行结果A.完全相同  B.仅对TABLE为外部符号时不同  C.仅对TABLE为局部变量时不同  D.完全不同答案：A13.当USB全速设备插入时，D+、D−线状态为A.D+>2.8V，D−<0.3V  B.D+<0.3V，D−>2.8V  C.均为1.5V  D.均为0V答案：A14.在ARM指令集里，完成寄存器高16位清零的最低指令数为A.1  B.2  C.3  D.4答案：A（ANDRd,Rd,0x0000FFFF）15.若某DRAM芯片地址引脚为A0~A11，行地址选通时复用，则其容量为A.4M×8  B.8M×8  C.16M×8  D.32M×8答案：C16.在8086最小模式下，中断响应周期第一个INTA脉冲期间，CPU将A.读取中断向量类型码  B.输出LOCK信号  C.浮空地址总线  D.采样NMI答案：C17.当微处理器采用微程序控制时，微指令的下地址字段主要解决A.操作码译码  B.微程序分支  C.时序同步  D.中断屏蔽答案：B18.若某系统采用8级流水线，理想CPI为1，实际因数据相关导致平均CPI=1.5，则加速比约为A.8  B.5.3  C.4  D.2.7答案：B19.在SPI总线中，若CPOL=1、CPHA=1，则数据采样发生在A.上升沿  B.下降沿  C.第一个上升沿  D.第一个下降沿答案：A20.当Cache写策略采用写回法时，发生替换时需要A.总线读  B.总线写  C.中断请求  D.DMA请求答案：B21.在RISC-V中，指令SBimm(rs1),rs2的立即数字段宽度为A.12bit  B.13bit  C.20bit  D.32bit答案：B22.若某微控制器内部RC振荡器出厂校准误差为±2%，则波特率允许最大偏差为A.±1%  B.±2%  C.±4%  D.±0.5%答案：A23.在8086中，指令DIVBL执行后，若商大于255将触发A.除法错中断  B.溢出中断  C.单步中断  D.NMI答案：A24.当采用奇校验时，数据0x35经UART发送的校验位为A.0  B.1  C.与停止位相同  D.与起始位相同答案：B25.在ARMCortex-M3的SysTick定时器中，若CLKSOURCE=1，则时钟源为A.外部参考  B.内核时钟  C.低速RC  D.外部引脚答案：B26.若某Flash页大小为2KB，擦除时间为20ms，则字节平均擦除时间为A.9.8µs  B.10µs  C.40µs  D.80µs答案：A27.在8086中，指令REPNZMOVSB执行完毕时，CX值为A.0  B.1  C.−1  D.不变答案：A28.当采用地址线复用的DRAM时，行选通信号为A.RAS  B.CAS  C.WE  D.OE答案：A29.在CAN总线中，位填充规则在连续出现A.4个相同位  B.5个相同位  C.6个相同位  D.8个相同位答案：B30.若某32位系统采用小端模式，内存0x1000处存放0x12345678，则0x1002字节内容为A.0x12  B.0x34  C.0x56  D.0x78答案：C二、填空题（每空1分，共20分）31.8086中，物理地址=段寄存器×________+________。答案：16；偏移地址32.若某ADC采样频率为10kHz，输入信号最高频率4kHz，则该系统________（满足/不满足）奈奎斯特准则。答案：不满足33.在ARM汇编中，指令LSLRd,Rn,n相当于Rd=Rn×________。答案：2^n34.当8051定时器0工作于方式2时，TH0存放________值，TL0存放________值。答案：重装；计数35.若某Cache行大小为32B，主存地址32位，则块内偏移占________位。答案：536.在RISC-V中，跳转指令JAL的偏移量字段为________位，可跳转范围±________KB。答案：20；137.当I2C总线产生START条件时，SCL保持________电平，SDA产生________跳变。答案：高；下38.若某系统采用奇偶校验，接收端发现校验错，通常会触发________机制。答案：重发或丢弃39.在8086最小模式下，READY引脚由________器件驱动，用于插入________周期。答案：外部；等待40.当USB设备描述符bMaxPacketSize0为64，则端点0最大包长为________字节。答案：64三、判断改错题（每题2分，共10分。先判断对错，若错则给出正确表述）41.在8086中，指令PUSHCS是非法指令。答案：错。改为：PUSHCS是合法指令，CS可作为段寄存器压栈。42.ARM的LDMIA指令执行后，基址寄存器内容不变。答案：错。改为：若写回位W=1，则基址寄存器内容更新。43.当Cache采用直接映射时，主存块只能装入唯一Cache行，因此无替换算法。答案：对。44.在CAN总线中，标识符数值越小，优先级越低。答案：错。改为：标识符数值越小，优先级越高。45.若某DRAM刷新周期为64ms，行数为8192，则刷新间隔最大为7.8µs。答案：对。四、简答题（每题6分，共30分）46.简述8086最小模式下存储器写周期的时序要点。答案：T1：CPU输出20位地址、ALE高电平，DT/¯R=1；T2：ALE下降，地址撤除，CPU输出数据，WR=0；T3：检测READY，若低则插入Tw；T4：WR上升沿锁存数据，完成写操作。47.说明ARMCortex-M3双堆栈机制及其优势。答案：MSP用于特权线程与异常，PSP仅用于用户线程；隔离内核与用户数据，提高健壮性，便于RTOS任务切换。48.比较写直达与写回策略在Cache一致性、带宽、硬件复杂度方面的差异。答案：写直达：一致性简单、带宽高、硬件简单；写回：一致性复杂、带宽低、硬件需脏位，但命中率高。49.简述微程序控制器中微指令编码的三种方式并给出适用场景。答案：水平型：并行度高，速度要求高；垂直型：编码紧凑，慢速微控；字段编码：折中，广泛用于现代CISC。50.说明USB枚举过程中“设置地址”阶段的具体步骤。答案：主机通过默认地址0发送SET_ADDRESS请求；设备收到后进入地址状态；主机随后在新地址发送GET_DESCRIPTOR确认；设备完成地址切换。五、综合应用题（共40分）51.（10分）某8086系统采用2片8K×8SRAM构成16位数据总线存储器，地址范围0x00000~0x03FFF，使用74LS138译码。画出连接图并写出片选逻辑表达式。答案：A15~A13接138CBA，G2A=0，G2B=0，G1=1；Y0接第一片CE，Y1接第二片CE；逻辑：CS0=¬A15∧¬A14∧¬A13；CS1=¬A15∧¬A14∧A13。52.（15分）某32位RISC-VMCU，系统时钟72MHz，要求用SysTick产生1kHz中断。(1)计算重装载值；(2)写出初始化汇编代码；(3)给出中断服务例程框架。答案：(1)72000−1=0x1193F；(2)```assemblyLUIt0,0xE000FADDIt0,t0,0x10LIt1,0x1193FSWt1,0(t0)LIt1,0x7SWt1,4(t0)```(3)```assemblySysTick_Handler:PUSH{lr}BLtick_updatePOP{pc}```53.（15分