数模和模数转换 15

15.1D/A转换器（DAC）15.1.1典型D/A转换器15.1.2D/A转换器的主要技术指标15.1.3集成D/A转换器举例15.1D/A转换器（DAC）15.1.1典型D/A转换器如图15-2所示为4位权电阻网络D/A转换器的原理图，它由权电阻网络、4个电子模拟开关S0～S3和1个求和放大器组成。权电阻网络D/A转换器图15-2权电阻网络D/A转换器其中，求和放大器是接成负反馈的运算放大器。为了便于分析计算，可将其看成理想的运算放大器；S0～S3的状态分别受输入代码d0，d1，d2，d3的取值控制，取值为1时开关接到参考电压VREF上，取值为0开关接地。因此，当时有支路电流Ii流向求和放大器，时支路电流为0。15.1D/A转换器（DAC）15.1.1典型D/A转换器当d0，d1，d2，d3的取值都为1，即S0～S3都接VREF时，流入求和运算放大器反相输入端的总电流为此时输出电压为取，则得当d0，d1，d2，d3的取值都为0，即S0～S3都接地时，流入求和运算放大器反相输入端的电流为0。所以，可得出在图15-2所示4位权电阻网络D/A转换器中输出电压为权电阻网络D/A转换器15.1D/A转换器（DAC）15.1.1典型D/A转换器权电阻网络D/A转换器15.1D/A转换器（DAC）15.1.1典型D/A转换器倒T形电阻网络D/A转换器图15-3倒T形权电阻网络D/A转换器图15-4计算倒T形权电阻网络电流的等效电路15.1D/A转换器（DAC）15.1.1典型D/A转换器在该图中不难看出，从AA，BB，CC，DD每个端口向左看过去的等效电阻都是R。由图15-4可知，由于求和放大器反相输入端的电位始终接近等于0，所以无论开关合到那一边，都相当于接到了“地”电位上，流过每个支路的电流始终不变。从参考电源VREF流入倒T形电阻网络的总电流为根据分流公式计算各支路电流：

由此可得电阻网络的输出电流为倒T形电阻网络D/A转换器15.1D/A转换器（DAC）15.1.1典型D/A转换器倒T形电阻网络D/A转换器15.1D/A转换器（DAC）15.1.2D/A转换器的主要技术指标转换精度1）分辨率2）转换误差15.1D/A转换器（DAC）15.1.2D/A转换器的主要技术指标转换速度15.1D/A转换器（DAC）15.1.3集成D/A转换器举例随着集成电路技术的发展，D/A转换器集成电路芯片的种类越来越多。按输入的二进制数的位数分为8位、10位、12位和16位等。AD7520即是10位CMOS型数-模转换器，它采用倒T形电阻网络，模拟开关是CMOS型的，也同时集成在芯片上，但运算放大器是外接的，其外引线排列及连接电路如图15-5所示。

图15-5AD7520外引线排列及连接电路15.1D/A转换器（DAC）15.1.3集成D/A转换器举例AD7520各引脚的功能如下：4～13：10位数字量的输入端。1：接到运算放大器的反相输入端。2：一般接“地”。3：接“地”端。14：模拟开关的电源接线端。15：参考电源电压接线端，参考电源电压可为正值或负值。16：芯片内部一个电阻的引出端，该电阻作为运算放大器的反馈电阻，它的另一端在芯片内部接管脚1。15.1D/A转换器（DAC）15.1.3集成D/A转换器举例表15-1所列的是由公式（15-2）得出的AD7520输入数字量与输出模拟量的关系。15.2A/D转换器15.2.1典型A/D转换器15.2.2A/D转换器的主要技术指标15.2.3集成A/D转换器举例15.2A/D转换器15.2A/D转换器15.2.1典型A/D转换器

图15-6逐次逼近型AD转换器原理框图15.2A/D转换器15.2.1典型A/D转换器

图15-74位逐次逼近型AD转换器的原理电路15.2A/D转换器15.2.1典型A/D转换器15.2A/D转换器15.2.1典型A/D转换器15.2A/D转换器15.2.2A/D转换器的主要技术指标转换精度15.2A/D转换器15.2.2A/D转换器的主要技术指标转换时间15.2A/D转换器15.2.3集成A/D转换器举例转换时间15.2A/D转换器15.2.3集成A/D转换器举例转换时间15.3半导体存储器15.3.1半导体存储器概述15.3.2只读存储器（ROM）15.3.3ROM的工作原理15.3.5随机存储器15.3.4用ROM实现组合逻辑函数15.3.6RAM芯片介绍15.3半导体存储器15.3.1半导体存储器概述半导体存储器是一种能存储一系列二值信息（或称为二值数据）的半导体器件。在电子计算机及其他一些数字系统的工作过程中，都需要对大量的数据进行存储，正是因为有了存储器，计算机才有了信息记忆功能。因此，存储器也就成了这些数字系统不可缺少的组成部分。由于计算机处理的数据量越来越大，运算速度越来越快，这就要求存储器具有更大的存储容量和更快的存取速度。通常都把存储量和存取速度作为衡量存储器性能的重要指标。半导体存储器的存储单元数目极其庞大，而器件的引脚数目有限，所以在电路结构上就不可能像寄存器那样杷每个存储单元的输入和输出直接引出。为了解决这个矛盾，在存储器中给每个存储单元编了一个地址，只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通，进行数据的读出或写入。15.3半导体存储器15.3.1半导体存储器概述15.3半导体存储器15.3.2只读存储器（ROM）按照数据写入方式特点不同，ROM可分为以下几种：①固定ROM固定ROM②一次性可编程ROM（PROM）③光可擦除可编程ROM（EPROM）④电可擦除可编程ROM（EEPROM）⑤快闪存储器（flashmemory）ROM的分类ROM的结构15.3半导体存储器15.3.3ROM的工作原理电路组成

图15-10二极管ROM电路15.3半导体存储器15.3.3ROM的工作原理与门阵列输出表达式为，，，或门阵列输出表达式为，，输出信号表达式输出信号真值表表15-2ROM输出信号真值表15.3半导体存储器15.3.3ROM的工作原理从存储器的角度看，A1A0是地址码，D3D2D1D0是数据。表15-2说明：00地址中存放的数据是0101；01地址中存放的数据是1010，10地址中存放的数据是0111，11地址中存放的数据是1110。从函数发生器的角度看，A1，A0是两个输入变量，D3，D2，D1，D0是4个输出函数。表15-2说明：当变量A1，A0取值为00时，函数D3=0，D2=1，D1=0，D0=0；当变量A1，A0取值为01时，函数D3=1，D2=0，D1=1，D0=0；当变量A1，A0取值为10时，函数D3=0，D2=1，D1=1，D0=1；当变量A1，A0取值为11时，函数D3=1，D2=1，D1=1，D0=0。从译码编码的角度看，与门阵列先对输入的二进制代码A1A0进行译码，得到4个输出信号W0，W1，W2，W3，再由或门阵列对W0～W34个信号进行编码。表15-2说明：W0的编码是0101；W1的编码是1010；W2的编码是0111；W3的编码是1110。功能说明15.3半导体存储器15.3.4用ROM实现组合逻辑函数15.3半导体存储器15.3.4用ROM实现组合逻辑函数15.3半导体存储器15.3.4用ROM实现组合逻辑函数

表15-3二进制码转换为格雷码的真值表15.3半导体存储器15.3.4用ROM实现组合逻辑函数

（a）（b）图15-11码组转换的阵列图和逻辑符号图15.3半导体存储器15.3.5随机存储器

图15-12RAM的基本结构15.3半导体存储器15.3.5随机存储器存储矩阵

图15-1310241位RAM的存储矩阵15.3半导体存储器15.3.5随机存储器地址译码器15.3半导体存储器15.3.5随机存储器读/写控制输入/输出15.3半导体存储器15.3.5随机存储器片选控制15.3半导体存储器15.3.6RAM芯片介绍芯片引脚排列图

图15-14静态CMOSRAM6116引脚排列图15.3半导体存储器15.3.6RAM芯片介绍芯片工作方式和控制信号之间的关系

表15-4静态RAM6116的工作方式与控制信号之间的关系15.4可编程逻辑器件15.4.1可编程逻辑阵列PLA15.4.3低密度可编程逻辑器件15.4.2通用阵列逻辑（GAL）15.4.4现场可编程门阵列（FPGA）15.4可编程逻辑器件15.4.1可编程逻辑阵列PLAPLA的主要缺点是由于它采用了双极型熔丝工艺（PROM结构），只能一次性编程，因而使用者仍要承担一定的风险。另外，PLA器件输出电路结构的类型繁多，因此也给设计和使用带来一些不便。15.4可编程逻辑器件15.4.2通用阵列逻辑（GAL）GAL应用比较广泛，它主要有以下一些优点：①与中、小规模标准器件相比，减少了设计中所用的芯片数量。②由于引入了OLMC结构，提高了器件的通用性。③由于采用EEPROM编程工艺，器件可以用电擦除并重复编程，编程次数一般都在100次以上，将设计风险降到最低。④采用CMOS制造工艺，速度高、功耗小。⑤具有上电复位和寄存器同步预置功能。⑥具有加密功能，可在一定程度上防止非法复制。15.4可编程逻辑器件15.4.2通用阵列逻辑（GAL）但是，GAL也有以下明显的不足之处：①电路的结构还不够灵活。例如，在GAL中，所有寄存器的时钟端都连在一起，使用由外部引脚输入的统一时钟，这样单片GAL就不能实现异步时序电路。②GAL仍属于低密度PLD器件，而且正是由于电路的规模较小，所以人们不需要读取编程信息，就可以通过测试等方法分析出某个GAL实现的逻辑功能，使得GAL可加密的优点不能完全发挥。事实上，目前市场上已有多种GAL解密软件。15.4可编程逻辑器件15.4.3低密度可编程逻辑器件PLD的基本结构框图如图15-15所示。PLD的基本结构FPLA是20世纪70年代中期在PROM基础上发展起来的PLD，它的与阵列和或阵列均可编程。采用FPLA实现逻辑函数时，只需要运用化简后的与或式，由与阵列产生与项，再由或阵列完成与项相或的运算后，便得到输出函数。现场可编程逻辑阵列（FPLA）图15-15PLD的基本结构框图15.4可编程逻辑器件15.4.4现场可编程门阵列（FPGA）与前面介绍过的几种PLD器件不同，现场可编程门阵列（FPGA）的主体不再是与或阵列，而是由多个可编程的基本逻辑单元组成的一个二维矩阵。围绕该矩阵设有I/O单元，逻辑单元之间以及逻辑单元与I/O单元之间通过可编程连线进行连接。因此，FPGA被称为单元型HDPLD。而由于基本逻辑单元的排列方式与掩膜可编程的门阵列GA类似，所以沿用了门阵列这个名称。就编程工艺而言，多数的FPGA采用SRAM编程工艺，也有少数的FPGA采用反熔丝编程工艺。15.4可编程逻辑器件15.4.4现场可编程门阵列（FPGA）EDA技术EDA是电子设计自动化的英文缩写，20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。在电子技术设计领域，电子设计师可以利用EDA工具，从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成。将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程交由计算机自动处理完成。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。阅读天地本章小结本章小结D/A转换器（1）