MOS 集成原理技术分析 1

CMOS数字集成电路原理与分析第二章MOS晶体管第一章

内容概述所有的器件是在同一个半导体基片上实现的基本开关器件：MOS晶体管器件可以不断缩小集成度不断提高可靠性提高成本降低集成电路的定义相关基本概念晶圆尺寸：6英寸、8英寸、12英寸（主流）特征尺寸:14nm、7nm、5nm、3nm集成度：2000多亿个晶体管

工作频率：3-4G，6.2G电源电压:0.8-1V双极型集成电路MOS集成电路按器件类型分按集成度分SSI（100以下个等效门）MSI（<103个等效门）LSI（<104个等效门）VLSI（>104个以上等效门）pMOSnMOSCMOS按信号类型分模拟集成电路数字集成电路BiCMOS集成电路数模混合集成电路集成电路分类数字电路基础控制灯亮与灭1个开关（1个控制信号）2个开关（2个控制信号）只要1个开，灯亮或逻辑2个都开，灯亮与逻辑3个开关（3个控制信号）或逻辑先或再与与逻辑N个开关（N个控制信号）随着开关数的增加可控制的状态会增多可实现任意复杂逻辑运算第2章MOS晶体管010204MOS晶体管的小尺寸效应MOS晶体管的电学特性02要点内容MOS晶体管的结构与工作原理要点内容01小尺寸MOS晶体管要点内容0503要点内容MOS晶体管的亚阈值特性要点内容06MOS晶体管的电容要点内容2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的结构MOSFET（Metal-Oxide-SemiconductorField-EffectTransistor）氧化物（Oxide）金属（Metal）半导体（Semiconductor）M-O-S三明治结构Metal-Oxide-SemiconductorField-EffectTransistor金属（M,良导体）氧化物（O,绝缘体）半导体（S,半导体）n型或者p型导电(电子)（空穴）反型层电场（E）MOS场效应晶体管，简称MOS晶体管2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的结构在n-Si或者p-Si衬底上，存在2个与衬底导电类型相反的重掺杂区掺杂区之间是金属-绝缘体-半导体组成的MOS电容结构四端子器件MOS晶体管的结构特点绝缘层上的金属电极称为栅极（G）MOS电容两侧的重掺杂区域分别称为源极（S）和漏极（D）衬底为B。MOS晶体管如何工作？2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理重掺杂区储备导电载流子，不存在导电通路在电场作用下，半导体表面出现耗尽层MOS电容两端电压加大，半导体表面反型，形成连通重掺杂区的通道2个连通的重掺杂区存在电压时，就有电流流过衬底为p-Si,重掺杂为n+时，导电载流子为电子，把这种结构的MOS晶体管称为nMOS晶体管2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理衬底为n-Si,重掺杂为p+时，导电载流子为空穴，把这种结构的MOS晶体管称为pMOS晶体管2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理nMOS晶体管结构pMOS晶体管结构问题讨论1.MOS晶体管的衬底电位应该怎么接？2.MOS晶体管的源漏区域结构完成对称，哪边是源？哪边是漏？3.MOS晶体管的衬底电极如何引出？2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理1.MOS晶体管衬底电位应该怎么接？MOS晶体管的重掺杂区与衬底构成了pn结，为了保证晶体管正常工作nMOS晶体管结构pMOS晶体管结构必须保证pn结反偏n区电位高于p区nMOS晶体管的衬底需要接低电位pMOS晶体管的衬底需要接高电位2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理2.MOS晶体管的源漏区域结构完成对称，哪边是源？哪边是漏？

pMOS晶体管的载流子是空穴，由高电位流向低电位，因此，高电位一端是源，低电位一端是漏。可以理解为，源端提供空穴，在电场作用下，由漏端流出。nMOS晶体管的载流子是电子，由低电位流向高电位，因此，低电位一端是源，高电位一端是漏。可以理解为，源端提供电子，在电场作用下，由漏端流出。电子高电位(漏）低电位(源）空穴低电位(漏）高电位(源）2.1MOS晶体管的结构与工作原理

第二章MOS晶体管MOS晶体管的工作原理3.MOS晶体管的衬底电极如何引出呢？电极从表面引出2.2MOS晶体管的电学特性第二章MOS晶体管在栅极电压的作用下，MOS电容结构半导体表面产生反型层，形成与源极和漏极相连的导电沟道，沟道两端存在电位差时，导电沟道中就有电流流过。定性描述导通机理：MOS电容半导体表面反型MOS晶体管的动作MOS晶体管实质上是一种使电流时而流过，时而切断的开关导通条件：形成反型层需要的栅极电压阈值电压：VT源极(S)漏极(D)栅极(G)VGSVDSID阈值电压VT大于0阈值电压VT小于0MOS晶体管的电路符号MOS晶体管的电流大小应该如何计算？2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程以nMOS为例，阐述电流方程的推导过程假设：nMOS晶体管的沟道长度为L，宽度为W，源极接低电位（0电位），分析在栅源电压(VGS)作用下，沟道如何改变，同时讨论当导电沟道形成后，流过晶体管的电流与哪些因素相关及具体函数关系。。（1）0<(VGS)<VT,

VDS:0~VDD反型层没有形成，没有导电沟道，无论漏源电压VDS多大，漏源间电流IDS均接近于0IDS=0；VGS<VT

截止状态2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程（2）VGS>VT,

VDS

很小反型层形成，导电沟道中电荷分布均匀，电荷量为：此时，流过沟道电流可写为：（2.1）（n为电子在硅材料中的平均移动速度，mn为电子在硅材料中的平均迁移率）（2.2）由式（2.1）、式（2.2）可得（2.3）流过沟道的电流与VDS呈线性关系2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程（3）VGS>VT,

VDS

增大，小于VGS-VT导电沟道中靠近漏端电荷密度减小，假设沟道靠近源端为x=0，靠近漏端为x=L，沟道中x点的电压为V(x)，则对应x点的单位电荷密度可写为：（2.4）在x点沿着沟道方向流过的电流为:（2.5）（2.6）（2.7）（2.8）当VDS较小时，沟道区域具有电阻的特性，通常称这个区域为线性工作区。随着VDS的增大，漏区电荷减小，VDS的平方项的作用增大，电流增大放缓。2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程（4）VGS>VT,

VDS

≥VGS-VT当VDS进一步增大到漏极的氧化层压降等于VT时，漏极的反型层电荷密度为零，漏极的沟道被夹断，可以写出（2.7）（2.9）或者当时：假设沟道长度的变化DL相对于初始沟道长度L而言很小（忽略有效长度变化）此时，流过沟道的电流与漏源电压无关，这个区域称为饱和区。2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程记住nMOS晶体管基本电流方程2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管基本电流方程在此，VDS、VGS、VT均为负值记住pMOS晶体管基本电流方程2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管电流-电压特性MOS晶体管的电流是由沟道的导电特性和加在端子上的偏压所决定的主要由工艺参数及晶体管的尺寸决定设计制作完成，就是基本不可改变的由外加电压决定工艺参数及晶体管的尺寸确定工艺条件：台积电0.18mm标准CMOS工艺。VDD=1.8V，VT=0.7VnMOS尺寸：W/L=8mm/4mm2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管电流-电压特性IDS-VDSIDS-VGSVGS增大2025/12/30源极(S)漏极(D)栅极(G)VGVDIDVTHIDVG增强型（E)VTHIDVG耗尽型(D)NMOS晶体管的I/V特性-2（转移特性）当阈值电压大于零时，为增强型当阈值电压小于零时，为耗尽型问题：这两种器件在结构和机理上有什么不同？2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管电流-电压特性VTHVTHIDVGIDVG增强型（E)耗尽型(D)VGS=0阈值电压大于零，VGS大于阈值才形成反型层阈值电压小于零，VGS等于0时反型层已经存在2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管电流-电压特性2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管电流-电压特性电流大小与哪些因素相关？mn：Si中电子的迁移率LW材料与工艺决定设计者决定使用者决定VTCox：为栅极单位电容量，Cox=eox/toxW/L：MOS晶体管的宽长比值VGS、VDS：外加电压导电因子2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压印加在栅极上能够引起半导体表面反型的电压被称为阈值电压。阈值电压的定义氧化物（Oxide）半导体（Semiconductor）金属（M,良导体）氧化物（O,绝缘体）半导体（S,半导体）n型或者p型导电(电子)（空穴）反型层电场（E）金属（Metal）内容回顾MOS电容结构明确MOS电容半导体表面反型层的形成机理分析反型层形成的电压条件阈值电压关系式推导2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压VG=VFB(=0)半导体内部的空穴与负电荷相互抵消而呈电中性。此时半导体的能带是平的，没有弯曲。2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压VG>0QD=-qNAWE在电场作用下，衬底表面的多子空穴，向衬底内部移动，在表面留下不可移动的受主离子（负电荷），形成耗尽层栅极上的电压分别加在氧化层和耗尽层上，耗尽层弯曲fs假设耗尽层宽度为W，当半导体表面未反型时，QS与耗尽层的电量QD应该相等栅极氧化层上的电压为Vox，则半导体表面的电荷为：由泊松方程可知耗尽层宽度W

为：2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压VG继续增大，耗尽层进一步展宽，fS增大当fS增大至2fF时，耗尽层宽度达到最大Wmax，反型层开始形成少子积累反型层此时的栅极电压VG即定义为阈值电压VT：2.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压平带电压VFB=0平带电压VFB≠0时VG需要先把平带电压带来的能带上弯曲拉平平带电压VFB≠0时（与金属半导体的功函数差及氧化层-半导体界面电荷相关）M1M22.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压VBS≠0++++++++++++Vox2fF-VBSVG﹥VTVG﹥VT+++++++++++++++最大耗尽层Vox2fFVBS=0VBS<02.2MOS晶体管的电学特性第二章MOS晶体管MOS晶体管的阈值电压功函数差SiO2表面电荷费米势衬底偏压衬底浓度影响MOS晶体管特性的重要参数MOS晶体管宽长比（W/L)MOS晶体管阈值电压

栅氧厚度tox沟道掺杂浓度NA栅氧表面电荷

衬底偏压2.3MOS晶体管的小尺寸效应第二章MOS晶体管沟道长度调制效应假设沟道长度的变化DL相对于初始沟道长度L而言很小（忽略有效长度变化）晶体管尺寸不断缩小，DL相对于L已不可忽略λ为经验常数，称为沟道调制系数，一般来说其与沟道长度成反比2.3MOS晶体管的小尺寸效应第二章MOS晶体管沟道长度调制效应蓝色线为，Wn/Ln=4mm/2mmsmic0.18mmCMOS工艺，电源电压1.8V红色线为，Wn/Ln=0.36mm/0.18mmVGS-VT问题讨论当VDS>VGS-VT时，长沟道（蓝线）器件漏源饱和电流与VDS无关；短沟道（红线）器件，随着VDS增大略有上翘。沟道长度调制，l的作用相同宽长比，当MOS晶体管沟道长度变小时，漏源电流下降。为什么？VGS(1.8V)VGS(1.2V)VGS(0.8V)VGS(0V)一般认为，材料选定，mn是常量，沟道减小以后，还是不是常量？在阈值电压VT的表达式中，

VT与沟道长度无关，小尺寸时是否成立？2.3MOS晶体管的小尺寸效应第二章MOS晶体管MOS晶体管的二级效应1.速度饱和MOS晶体管沟道·尺寸变短，电源电压没有等比例缩小，导致沟道处电场强度增大电场强度达到某一临界值xc时，载流子将因载流子间的碰撞而发生散射mn减小，载流子速度饱和，电流减小2.3MOS晶体管的小尺寸效应第二章MOS晶体管MOS晶体管的二级效应2.3MOS晶体管的小尺寸效应第二章MOS晶体管MOS晶体管的二级效应2.短沟道效应耗尽层耗尽层Gate可控制的区域沟道长度阈值电压短沟道MOSFETGate可控制的区域长沟道MOSFET由于源漏区耗尽层横向扩展，栅极下耗尽层不再完全受栅极电压的控制，其中一部分受源漏电压的控制，并且随着沟道长度的减小，受栅极电压控制的耗尽区电荷不断减少，因此，只需要较小的栅极电压就可以达到反型。2.3MOS晶体管的小尺寸效应第二章MOS晶体管MOS晶体管的二级效应2.短沟道效应提高漏源电压（体电压）可以得到类似的效应，这是因为体电压可以增大漏结耗尽区的宽度随着VDS的增大，阈值电压减小，这一效应称为漏致势垒降低（Drain-InducedBarrierLowering，DIBL）2.4MOS晶体管的亚阈值特性第二章MOS晶体管理想IDS-VGS特性VGS<VTIDS≈0实际IDS-VGS特性（纵轴对数坐标）漏源电流IDS下降至原来的1/10时对应的VGS的减小量S：下降斜率2.5MOS晶体管的电容第二章MOS晶体管2025/12/30MOSFET的电容决定其瞬态特性寄生电阻与管子的导通电阻（数十KW）相比，通常可以忽略不计例如：

栅极电容：CGS,CGD,CGB

(各为1.0fF)

漏源电容：CDB,CSB

(各为0.5fF)

栅极电阻：

RG

(40W)

源漏电阻：

RD,RS

(各1W)GSDRSCGSCGDCGBRGRDCDBCSBB2.5MOS晶体管的电容第二章MOS晶体管MOS栅极电容1.栅源与栅漏交叠电容CGSO和CGDO—交叠电容，由源漏横向扩散形成，值一定2.5MOS晶体管的电容第二章MOS晶体管MOS栅极电容2.沟道电容n+n+p-Si衬底n+n+p-Si衬底耗尽层p-Si衬底耗尽层n+p-Si衬底耗尽层VGS=0截止区：耗尽层和沟道未形成CGD=CGS=0,CGB=CGC≈WLCox0<VGS<VT截止区：耗尽层形成，沟道未形成增大了绝缘层的厚度，导致沟道电容减小VGS>VT线性区：沟道形成，相当于D、S连通n+n+n+饱和区：漏端沟道夹断，CGD=0VGS>VTCGC=CGS

≈2WLCox/3沟道电容的分布及与VDS和VGS的关系工作区域CGCBCGCSCGCDCGCCG截止区WLCox00WLCoxWLCox+2CoW线性区0WLCox/2WLCox/2WLCoxWLCox+2CoW饱和区02WLCox/302WLCox/32WLCox/3+2CoW不同工作区域MOS晶体管的沟道电容分布情况和栅极电容2.5MOS晶体管的电容第二章MOS晶体管漏源pn结的结电容1.底部pn结的结电容2.侧壁pn结的结电容总的结电容2.6MOS晶体管的电容第二章MOS晶体管p-Si衬底n+n+GSDBCGS=CGCS+CGSO（栅源沟道电容+栅源交叠电容）CGD=CGCD+CGDO（栅漏沟道电容+栅漏交叠电容）CGB=CGCB（栅极-衬底电容）CSB=CSdiff（源极-衬底pn结扩散电容）CDB=CDdiff（漏极-衬底pn结扩散电容）GSDBCGSCGDCSBCDBCGBMOS晶体管的导通电阻第二章MOS晶体管源极：载流子（电子）的供给源漏极：载流子（电子）的排出口D：漏极S：源极G：栅极B：衬底导通电阻是一个非线性电阻，与器件的工作状态有关,平均电阻一般取0.75R0在非饱和区，导通电阻近似为线性电阻：即Ron=1/gm导通电阻反比于（W/L)，W每增加一倍，电阻减小一半2.6小尺寸MOS晶体管第二章MOS晶体管集成电路工艺特征尺寸的持续缩小二级效应及寄生效应速度饱和