【《低压差线性稳压器设计》17000字】

第低压差线性稳压器设计【摘要】随着5G技术应用的不断完善以及半导体技术的不断进步，使得便携式电子设备性能和效用大幅提升，这就会使得移动设备能耗的大幅度增加。因此要求电源及电源管理设备能够支持性能提升带来的大的功耗。由于目前工艺的限制，在无法提高便携式设备电源容量的情况下，为了能够提升便携式移动设备的工作时长，只有通过改良设备对现有电量的利用效率来实现，这就使得对电源管理系统的研究与结构设计的改进尤为重要。本文所设计的LDO采用了中芯国际的SMIC0.18μmCMOS1P6M工艺。其中的主要的核心模块有：带隙基准源（Bandgap），误差放大器（EA，ErrorAmplifier），电阻反馈网络（Feedbacknetwork），调整管（Regulator），输出电容及串联的电阻等。在完成电路的设计之后利用相关的仿真工具对本文所设计的LDO电路性能参数进行仿真验证，实现了预期LDO的整体功能。在整体实现了电路功能后，本文设计采用Virtuoso对所设计的电路进行版图的绘制，在版图绘制完成之后运用Calibre对所绘制的版图进行了版图规则的检查和寄生参数提取，并利用新生成的网表进行了仿真。最终结果表明，本文中所设计的基于CMOS工艺的低压差线性稳压器达到了设计要求。【关键词】：CMOS工艺低压差线性稳压器、LDO、带隙基准源、误差放大器目录目录 III第一章绪论 11.低压差线性稳压器的研究价值 12.低压差线性稳压器的现状 23.本文章节结构及主要内容 2第二章LDO的工作原理及性能参数 41.低压差线性稳压器（LDO）的基本结构及工作原理 41.1基本结构 41.2工作原理 42.低压差线性稳压器的基本模块 52.1误差放大器 52.2带隙基准电路 52.3调整管 62.4电阻反馈网络 62.5输出电容以及串联的等效电阻 63.低压差线性稳压器（LDO）的主要性能指标 73.1降低电压（Vdropout） 73.2静态电流（Iq） 73.3线性调整率（SL） 83.4负载调整率（SZ） 83.5电源抑制比（PSRR） 94.本章小结 9第三章基于CMOS的低压差线性稳压器设计 101.误差放大器的设计 101.1误差放大器的原理 101.2本文设计的误差放大器 112.带隙基准源的设计 122.1带隙基准源的原理 122.2本文所设计的带隙基准源 143.调整管及反馈电阻的设计 153.1调整管 153.2反馈电阻 164.基于CMOS的低压差线性稳压器的整体电路的设计 165.本章小结 17第四章基于CMOS的低压差线性稳压器的仿真 181.误差放大器的仿真 182.带隙基准源的仿真 232.1运算放大器仿真 232.2低压电阻分流型带隙基准源仿真 283.低压差线性稳压器电路整体仿真 324.本章小结 35第五章基于CMOS的低压差线性稳压器版图设计 361.版图介绍 361.1MOS管的版图 361.2电阻的版图 371.3电容的版图 371.4三极管的版图 381.5过孔的版图 382.误差放大器版图布局 392.1误差放大器版图 392.2误差放大器版图物理验证 403.带隙基准源版图布局 413.1运算放大器版图 413.2运算放大器版图物理验证 413.3带隙基准源版图 423.4带隙基准源版图物理验证 434.低压差线性稳压器整体布局 444.1低压差线性稳压器版图 444.2低压差线性稳压器版图物理验证 455.版图寄生参数提取及后仿真分析 456.本章小结 48第六章结果及展望 481.结论 482.未来展望 49参考文献 III第一章绪论1.低压差线性稳压器的研究价值在电源管理系统中，主导市场的两类电源管理系统是线性稳压器LDO以及开关型稳压器。传统型的开关型稳压器结构在高频开关状态下，其内含的功率管正常工作。由于其具有较小的导通电阻，这样当有较大的电流流过功率管时，功率管上额外消耗的功率会很小，使得电源电量的利用效率会进一步地提高。一般来说其电源转化效率可以达到百分之八九十。输出的电流也可比LDO大，因此开关型稳压器在某些要求大电流输出的设备情景中会被较广泛地使用。但开关型稳压器的结构复杂、面积较大且成本较高。在噪声与抗干扰方面，开关型稳压器的噪声抑制能力较弱，因此在要求低噪、小干扰的模拟应用和射频应用中使用受限。相对，线性稳压器以其高稳定性、低成本、结构简单、低噪声、尺寸较小而得到广泛地应用[1]。随着我国进入5G时代，移动式便携设备会被加入更多的新功能以及新应用，这就导致设备的能量消耗不断地增加。随着移动设备对大的电池容量需求的提高，旧式的电池容量以及现有的电源管理技术已经不能再满足目前移动设备对能耗日益增长的需求。这也就催生了人们对电池的基础容量和对高效能的电源管理技术的不懈追求。但因为现有工艺无法在短时间内使得电池容量有飞跃性的提升，因此只能提高设备对现有电量的利用效率，来延长其工作时间。为提高线性稳压器的效率，这就要求需要进一步降低线性稳压器的输入输出电压（LDO）、静态电流。由于对更高速和更节能的不懈追求，CMOS工艺以其独特的性能和优势很快进入了人们的视线，它既能够体现出PMOS和NMOS等MOS管所具有的特性和优势，又可以避免传统的双极型三极管工艺的缺点。CMOS工艺在众多的半导体工艺中能够具有强大吸引力的地方在于：利用CMOS工艺制造的器件，其尺寸大小可以按比例缩小而不影响器件功能，并且借由减小器件的特征尺寸可以使器件速度不断提高。到目前为止，CMOS工艺在高速、低功耗、超强功能的应用场景中占据了主导地位，因而开发采用CMOS工艺制造的LDO具有很广阔的前景及巨大的应用效益。2.低压差线性稳压器的现状从电源管理系统的发展方向上看，开发一款具有高性能、低成本等优点的电路系统仍旧是一个很热门的研究方向。在低成本的设计内，如果稳定输出的电压与电源的电压相比不高，且负载电流够低，就不会造成系统过热，在这种情况下，低压差线性稳压器（LDO）是在众多的稳压系统结构中比较理想且合理的系统结构。在我国飞速发展的时代背景下，5G的出现、物联网的普及、便携式移动设备性能的提升等，无不需要电源管理芯片。这就导致我国对高性能、低成本的电源管理系统的需求激增，急需突破电源管理类芯片的技术壁垒以达到国产化和量产化。目前移动设备的电源管理系统主要有以下三大发展趋势:一是追求电池电量的利用效率的极限。目前主要的解决途径是运用现有的先进半导体技术，例如使用目前的CMOS工艺制成的器件使得静态电流可以进一步减小，借此提高电源电量的利用效率。二是追求负载对于功率利用能力的极限。以往的研究将高效的功率传递管理作为改良的重心，即为不同功率要求的负载调配合理的功率。如今将合理控制负载的功率消耗也同样视为改良的重点。例如，负载在不同的工作状态下需要的功率不同，可通过检测负载的状态合理的供给不同的功率。三是追求最小的芯片面积和电路系统最大的集成度极限，同时使用更加先进的半导体封装技术使得外界以及封装工艺对芯片的负面影响降到最低。目前，国外在电源管理系统方面的研究已经具有相当的水平，全球的LDO专利数量整体处于上升状态，尤其从2013年开始，线性稳压电路专利申请量进入了明显的增长期。根据LDO国内外重要申请人的申请量的报告，其中在该领域中申请数量排名前十的超过半数都是外国企业，其中申请量最多的是德州仪器（TI），排名第二和第三的是Dialog半导体和原美国国家半导体（现已被德州仪器收购），因此，现阶段LDO领域中国内器件还是严重依赖国外。[2]3.本文章节结构及主要内容本文采用的是中芯国际的SMIC0.18μm1P6M工艺，运用CadenceIC5141设计工具进行基于CMOS的低压差线性稳压器的设计。LDO电路结构中共包含带隙基准源、误差放大器、调整管、反馈电阻网络以及输出电容和负载电阻等电路模块。其中的带隙基准源模块负责向LDO提供与工艺、温度等影响无关的稳定基准电压与反馈电压进行比对参考，因此其性能优良与否直接关系到本文所设计的CMOS低压差线性稳压器是否能具备良好的性能参数。在实现电路原理图和前仿真后，本文设计采用版图设计软件Virtuoso完成电路的版图绘制，并进一步使用Calibre验证工具对绘制完成的版图进行DRC以及LVS检查和参数提取，对含有新生成的网表的电路进行后仿真。本文的章节安排如下所示：第一章，在绪论部分总体介绍了低压差线性稳压器的研究价值以及发展现状，对目前LDO的总体发展进行一个分析，说明选择低压差线性稳压器作为毕业设计的原因。第二章，主要介绍并分析了低压差线性稳压器的主要模块的功能和在整体电路中的作用、工作原理以及衡量整体电路优劣的重要指标参数，为设计提供理论推算基础，并初步确定本文所设计的电路所要达到的性能指标。第三章，主要介绍本文对LDO各模块的设计过程以及设计结果，并进一步对各个模块，如误差放大器模块、带隙基准源模块、反馈网络等的原理及设计进行介绍。第四章，主要对电路中所设计的各个模块以及低压差线性稳压器整体电路的各项指标进行仿真，同时对仿真结果加以分析。第五章，完成本文所设计的电路的版图的绘制，并进行版图的LVS（版图与电路比较检查）和DRC（版图设计规则检查）验证、后仿真。在最后对版图的设计结构和加入寄生参数网表后的电路的仿真结果进行分析。第六章，对本设计过程、设计结果、各模块的最终所能达到的性能以及论文的撰写工作进行整理，并对本文所设计的低压差线性稳压器的性能进行自我评价以及在未来的学习中可提高和发展空间进行展望。第二章LDO的工作原理及性能参数1.低压差线性稳压器（LDO）的基本结构及工作原理1.1基本结构传统的低压差线性稳压器（LDO）由运算放大器和闭环的负反馈系统组成用来实现在不同负载电流下稳定输出电压而不受其他因素干扰的作用[3]。图2-1为其基本电路原理图，主要包含带隙基准源电路、误差放大器、调整管（Q1）以及电阻反馈网络。图中的R1、R2为反馈网络电阻，R3为LDO的输出电容++-VV图2-1低压差带隙基准源（LDO）原理图1.2工作原理误差放大器和调整管是低压差线性稳压电路的核心模块，它们与分压反馈网络共同形成低压差线性稳压器的闭环负反馈系统[4]。低压差线性稳压器从本质上来说是一个恒压源，其中bandgap的作用是能够向误差放大器的负输入端提供一个可供其与正端反馈回的输出电压信息进行对比的与工艺、温度等条件无关的稳定基准电压VREF。而误差放大器的作用是在对反馈回的输出信息与基准比对后，将结果反馈回调整管，通过控制调整管的工作状态控制输出电压Vout的大小。在此过程中，调整管为输入（电源）向负载的输出建立一条可控制的电流通路，由于调整管尺寸一般较大，需要较大的驱动电压，这就要求误差放大器可以提供较大的驱动电压来驱动调整管建立通路。最后，反馈网络用于检测Vout的大小，并且将检测的值反馈回误差放大器的正输入端与VREF进行比较。由于VREF的大小是恒定的，所以Vout的大小只有通过改变反馈电阻R1和R2之间的比值来调节。根据放大器的特性，V VREF=VFB输出电压就有： Vout=VREF上式能够成立的前提是误差放大器和调整管都处在饱和区的工作状态。通常情况下，LDO的特性和误差放大器（ErrorAmplifier，EA）的增益有很大关系，高增益使得LDO的特性越好，但这会直接导致LDO的补偿愈发不容易。2.低压差线性稳压器的基本模块2.1误差放大器误差放大器主要是利用了差动放大器的特性，在电路构成了一个负反馈。通过对分压反馈电阻网络反馈回来的电压信号以及由带隙基准源产生的与外部条件无关的稳定基准电压进行比较，EA可将比较后产生的反馈信号输送给调整管，用于驱动控制调整管，进而调节输出电压使其稳定。因此一个性能良好的误差放大器对LDO的性能有很大的提升。2.2带隙基准电路由于LDO为一个闭环的反馈系统，因此电阻反馈网络反馈回的信号需要和一个稳定电压比较，进而能够输出调节信号。bandgap为LDO提供了一个对工艺、温度以及电源电压变化都不敏感且可以稳定输出的基准参考电压，因此bandgap的输出电压的特性优劣将会直接对LDO的输出电压的特性以及保持输出稳定的能力有很大的影响，比如温漂、电源调整率等。带隙基准源（bandgap）常常被用于各种需要基准电压的结构中，这是由于带隙基准源输出的基准电压的特性均较为优良。其温度系数通常在20-50ppm/℃，电源调整率低于0.2%。2.3调整管调整管是连接输入和输出的重要元件，它是一个功率器件，LDO电路中的重要核心指标降低电压（Vdropout）有赖于它的设计。一般采用MOS管或三极管等器件结构作为调整管。此外MOS管和三极管的驱动条件不同，前者依靠电压进行驱动，后者依赖电流驱动。由于大的导通电流会使得消耗在LDO上的功耗增大。因此显然可以看出利用MOS管作为调整管要比使用三极管，LDO2.4电阻反馈网络根据前述，由于基准电压一定，只需选择合适的反馈电阻的比值就可以使得LDO的输出电压保持稳定。由于LDO的输出电压和基准电压之间存在较大的差值，因而需要对调整管输出的电压先进行一次分压后，再反馈回EA的负输入端口与bandgap生成的稳定基准参考电压进行对比。假定没有负载时，LDO的静态电流Iq是根据反馈网络中电阻之和决定的： Iq=Vout由上式可以看出通过增加R1和R2的值就可以降低L2.5输出电容以及串联的等效电阻输出电容有两种作用。第一，输出电容可以稳定输出，在负载电流以及电源不太稳定时，可以使得输出电压保持稳定。第二，输出电容与电阻进行串联会给电路中引入频率比较低的零点，对频率过高的极点进行补偿，使得电路得以保持稳定。3.低压差线性稳压器（LDO）的主要性能指标LDO的性能指标很多，了解这些指标的定义有助于在设计时清楚地把握设计目标。3.1降低电压（Vdropout）降低电压指的是，当输入电压减小到一定程度，即系统的输出电压处于稳定与不稳定之间的界限时，两端电压之间的最小差值。降低电压是关乎着线性稳压器性能优劣的一个关键指标。一般来说在LDO能保持正常工作时，线性稳压器性能的优越与否与降低电压的大小密切相关。其典型值大约为0.1-1.5V[5]。对CMOS工艺来说，当负载电流不变时，只有增加调整管的尺寸才能降低LDO的降低电压。但这将会使得整体芯片面积的增大进而导致制造成本的提升，也会加大电路补偿的难度。因此不可盲目追求过低的降低电压。3.2静态电流（Iq）LDO的输入端和输端之间的电流差值即为低压差线性稳压器电路中与功耗有关的静态电流，也可以称为接地电流[6]。静态电流的大小与电路的功耗有很大关系，包含了LDO稳定时各个模块的电流。其表达式为： Iq=Iin在实际情况中，Iq越小，低压差线性稳压器对电源的转化效率就越高，使用寿命越久，成本越低廉。但由于过小的静态电流不利于负载瞬态响应速度的提升[7]，这就使得LDO的瞬态响应和噪声响应较差。因此，也不可盲目的追求过低的静态电流。同时，目前LDO的设计通常会使用PMOS3.3线性调整率（SL）线性调整率（LineRrgulation，LNR）属于LDO的静态特性，是用于表征电路在输入信号有较大的波动时，能保持稳定输出电压的能力。假设输入信号的变化值为∆VIN，此时的输出信号的变化值为∆Vout。线性调整率的定义公式就可以是： SL=∆V求解上式我们可以得到线性调整率的计算式： SL=∂V其中，Ron为调整管的等效导通电阻，Req为带负载电阻的等效输出电阻，AV3.4负载调整率（SZ）负载调整率（LoadRegulation，LDR）与线性调整率同属于LDO的静态特性，其被定义为在负载状态出现改变时，电路是否可以稳定输出电压的能力。假设负载电流大小的变化值为∆Iload，对应状态下的输出大小的变化值为 SZ=∆V同样对上式进行求解可以得到负载调整率的计算式： SZ=∆V根据上式可以得到与线性调整率相似的结果。因此，误差放大器的增益以及调整管的跨导对电路的静态特性的稳定有着重要的作用。3.5电源抑制比（PSRR）电源抑制比（PowerSupplyRippleRejection，PSRR）属于LDO的交流与频率响应特性，可以表征电路抑制电源内的各种杂波能力的强弱。对于LDO来说，虽然输入电压基本没有噪声，但也会混合着一些小信号噪声，在这些小信号噪声中，频率高的会对输出产生较大影响。LDO对于PSRR的定义方式与运放有所不同，是输出信号与输入信号在某个频率范围内的比值（通常为10Hz-10MHz）。其定义式为： PSRR=Vo_在直流及低频情况下： PSRRdc=Req其中，Lo为LDO的增益，由上式可以得到在频率较低及直流的状态下，LDO在高频情况下： PSRRhigh_fre=综上，电源抑制比主要由系统的低频环路增益以及输出电容的等效串联电阻决定的，因此在设计时要使RESR尽量的小。同时带隙基准模块也对低压差线性稳压器的电源抑制比有影响，这就要求所设计的带隙基准模块的PSRR4.本章小结本章主要阐述了LDO的基本电路结构以及工作原理，并分别对LDO中的基本电路模块进行阐述以及介绍各模块在整体电路中所发挥的作用，确定了整体电路的结构。之后，通过对LDO的各项特征指标进行推导分析，为之后电路内器件的尺寸参数确定提供了计算基础。本文所设计的基于CMOS的低压差线性稳压器将在本章介绍的内容的基础上，进行进一步的设计研究。

第三章基于CMOS的低压差线性稳压器设计1.误差放大器的设计1.1误差放大器的原理误差放大器模块在LDO电路中的主要作用将带隙基准源产生的基准电压与电阻反馈网络反馈回的电压进行比较，并将比较的结果作为调整管的栅电压以调节调整管的工作状态，进而对输出电压进行控制。因此设计一个高性能的误差放大器对整体电路高性能的实现是十分重要的。通常来说，LDO使用的误差放大器的结构有简单的差分对、简单的两级运放以及折叠式共源共栅结构。本质上来说，误差放大器的结构就是一个差分信号输入单端信号输出的运算放大器。首先，如图3-1左图所示，简单的差分对运放具有结构简单，电路的匹配性强的优点。但其增益较低，虽然容易补偿，但这会使得LDO对输出电压的控制能力较差。其次，如图3-1右图所示，简单的两级运放与简单的差分对相比，结构会较为复杂，但其增益提高了很多，因此采用此结构的LDO对输出电压的控制能力会较好。但由于增益增加一级，所以会在系统中多引入一个极点，对电路补偿起来就会困难一些。图3-1一般的差分对（左）和二级运放电路（右）图最后，与上面两种结构相比，折叠式共源共栅结构的差动放大器同样也具有着较高的增益，并且只有一级，所以对电路的补偿也比两级的运放要容易很多。但其电路结构很复杂，电路的匹配性很差，且需要的功耗很高，因此折叠式共源共栅结构的误差放大器在要求低电压、低功耗的电路设计中不能被采用。在LDO中，输出电压的计算公式可以表示为： Vout=VREF其中，α为负反馈系数。只要EA的增益AV足够大，就有αAV≫1，所以Vout≈VREFα因此应考虑设计的指标，并结合上述原理的分析介绍，在本设计中考虑功耗、匹配性等问题，决定采用简单的两级运放的结构作为误差放大器的增益级结构。1.2本文设计的误差放大器根据上述分析，本文设计了如图3-2所示的误差放大器电路结构。图3-2本文设计的误差放大器2.带隙基准源的设计根据第二章的分析，对LDO来说，bandgap所产生的基准参考电压的温度特性直接对LDO的温度性能以及输出的稳定性有很大的关系。因此，设计一个能够产生稳定的基准参考电压的bandgap对于稳压器整体电路的实现有着重要作用，在此本文讨论和设计的基准源均是基于CMOS工艺的。2.1带隙基准源的原理基于CMOS工艺的基准源一般采用“带隙”技术来制造与工艺和温度无关的电压或电流。如图3-3所示，带隙基准源的基本原理就是将一个与温度负相关的电压与一个和温度正相关的电压按一定的比例系数叠加，通过调节两种电压之间的比例系数来得到一个近似与温度不相关的电压。图3-3带隙基准源基本原理图其中的Vbe是CMOS工艺中的PNP管的射极-基极电压，与温度呈负相关，其系数大约是-1.5mV℃到-2mV℃。VT是热电压，其表达式为VT=kTq，因此热电压与温度呈正相关，其系数大约为+本文采用的带隙基准源结构为Banba[15]和Leung[16]提出的能在1V电压下工作的低压电阻分流型带隙基准源。图中的电流I1为PTAT（Proportional-To-Absolute-Temperature）电流,它是由两个三极管以及电阻R I1=VT图3-4低压电阻分流型带隙基准源结构晶体管M1、M2和M3 I=I1+因此输出的与温度不相关的基准参考电压的计算式就可以写为： Vref=R3由上式可以看出，可以通过选择合适的R1R0来对带隙基准源进行温度补偿，同时，通过选择合适的R3R对于带隙基准源来说，其性能优劣的判断指标主要有温度系数（温漂）、电源电压抑制比（或电源电压调整率）以及功耗。2.2本文所设计的带隙基准源根据上述的分析，本文所设计的带隙基准源结构电路原理图以及其中所包含的运算放大器的电路原理图如下所示。图3-5本文所设计的带隙基准源结构电路图图3-6本文所设计的带隙基准源的运算放大器电路图3.调整管及反馈电阻的设计3.1调整管根据第二章的简要介绍，LDO设计中的重要环节之一是调整管的设计。调整管的结构尺寸关系到LDO中重要的指标降低电压的大小。通过对不同类型的调整管结构的选择可以决定LDO是什么样的类型[17]。如图所示为各种调整管的结构。表3-1列出了他们的特性比较。图3-7调整管的不同结构图表3-1调整管的特性的比较参数达林顿结构NPNPNPNMOSPMOS输出电流高高高中中静态功率中中大小小降低电压VVVVV速度快快慢中中首先，双极型晶体管作为调整管主要采用的是NPN源跟随器结构和共射极横向PNP管。虽然三极管具有较大的跨导使得在恒定的电源电压下可以输出较大的电流，但是由于电流是使三极管工作的条件信号，在大电流输出的条件下，其基极电流也会很大。NPN管比横向PNP管的功耗要低，且速度也较大。但在要求低压差的情况下PNP管比NPN管更适合作为调整管。其次，电压是使MOS管可以工作的信号，不需要电流，因此不会增加电路的功耗，并且这并不会对完成后的误差放大器的输出有所限制。但其跨导较小，输出电流的能力较弱。综合来说，PMOS相比较于NMOS来说更加适合作为低电压功耗结构时的调整管。最后，达林顿管由于降低电压较大，所以逐渐退出了电路设计。综上所述，本设计将使用合适尺寸大小的PMOS管作为调整管，这样可以折衷使降低电压、输出电流速度和功耗都较好。3.2反馈电阻反馈电阻一般采用电阻分压的结构实现。其反馈电压的表达式为： VFB=Vout因此在低功耗的情况下，要使得采样电阻的阻值尽可能的大。然而过大的阻值会使得CMOS工艺下电阻占用的芯片面积较大。因此在设计时需要在面积和功耗做出适当的取舍。4.基于CMOS的低压差线性稳压器的整体电路的设计图3-8本文所设计的基于CMOS的低压差线性稳压器基于以上对LDO各个模块的分析与设计，本文设计了如图3-8所示的基于CMOS的低压差线性稳压器电路。其中的误差放大器增益高、电源抑制比大，基准源具有温漂低、电源抑制比高的优点。5.本章小结本章对各个低压差线性稳压器模块的原理与结构进行分析。并以此为基础，通过对预设的参数指标进行分析，对各个电路模块进行了设计。接下来将对所设计的电路进行仿真和测试，讨论所设计的电路的指标。

第四章基于CMOS的低压差线性稳压器的仿真本文采用的是中芯国际的SMIC0.18μm1P6M工艺对低压差线性稳压器进行设计。设计了一款电源电压3.3V，输出电压稳定在2.5V的低压差线性稳压器。使用Cadance对本设计进行参数仿真，并对仿真结果进行分析。1.误差放大器的仿真由上文所述，LDO模块中的误差放大器模块需要有较高的增益和电源抑制比，使得LDO的性能较好且输出电压保持稳定。误差放大器交流小信号及瞬态特性仿真小信号仿真电路图如图4-1所示，其小信号仿真结果曲线如图4-2所示，瞬态仿真结果如图4-3所示。图4-1误差放大器小信号仿真电路图图4-2小信号仿真曲线图4-3瞬态特性仿真由图4-2的仿真结果来看，本设计所设计的误差放大器的增益为89.13dB，相位裕度为70.85deg。由仿真结果曲线可以看出，误差放大器的输出摆幅大约为1V。误差放大器噪声性能仿真误差放大器的噪声特性仿真电路图如图4-4所示，其仿真结果如图4-5所示。图4-4误差放大器噪声仿真电路图图4-5误差放大器噪声仿真曲线由图4-5的仿真曲线可以看出，10kHz时的等效输入噪声为65.55nVHz。误差放大器电源抑制比仿真误差放大器的电源抑制比的定义为电源电压的相对变化与输出电压的相对变化的比值，用PSRR表示。电源抑制比被用于表征在电源不稳定时输出保持稳定的能力，PSRR越高，输出电压受电源的影响越小。因此我们希望误差放大器的PSRR在一定的频率范围内越大越好。本文设计的误差放大器的PSRR仿真电路图如4-6所示，仿真结果如图4-7所示。图4-6电源抑制比仿真电路图图4-7电源抑制比仿真曲线从图4-7上可以读出，在100kHz时，本文设计的误差放大器的电源抑制比为54.75dB，在低频时其电源抑制比接近90dB。误差放大器共模抑制比仿真误差放大器对差模信号增益与对共模信号增益的比值被定义为共模抑制比。为了抑制零点漂移，要求尽可能地使得共模抑制比越大越好，所以我们要尽可能地使共模增益越小越好，而差模增益越大越好。综上所述，共模抑制比越大，电路性能就越优良。如图4-8为共模抑制比的仿真电路图，图4-9为共模抑制比的仿真结果曲线。图4-8共模抑制比仿真电路图图4-9共模抑制比仿真结果曲线从图4-9上可以得出，在100kHz时的共模抑制比的值为103.2dB。在1MHz时共模抑制比开始下降，在低频时共模抑制比基本保持在108dB左右。2.带隙基准源的仿真带隙基准电路含有运算放大器以及基准产生电路，下面我们分别对这两个部分进行仿真说明。2.1运算放大器仿真由前述，运算放大器的性能影响着带隙基准源的性能，其仿真方式和参数指标与误差放大器相同。本设计将开启电路也一并设计到运算放大器电路中去。开启电路仿真开启电路的开启仿真结果如图4-10所示。图4-10电路开启特性仿真结果由图可以看出，当电源电压处于正常电压3.3V时，电路的电流稳定在12.21μA。在电源电压上升过程中达到1.5V时，电路电流在几微秒内迅速降低并保持在正常工作的电流值左右，误差不超过2个微安。因此可以视为当电源电压提升至正常工作值的50%时，电路即可正常开启。运算放大器小信号及瞬态仿真小信号仿真电路图如图4-11所示，其小信号仿真结果如图4-12所示，瞬态仿真结果如图4-13所示。图4-11运算放大器小信号仿真电路图图4-12运算放大器小信号仿真结果曲线图4-13运算放大器瞬态仿真曲线由图4-12的仿真结果来看，本设计所设计的运算放大器的增益为102.5dB，相位裕度为64deg。由仿真结果图4-13可以看出，运算放大器的输出摆幅大约为0.3V运算放大器噪声仿真如图3-14为运算放大器的噪声仿真电路图，图3-15为运算放大器的噪声仿真结果。图3-14运算放大器噪声仿真电路图图3-15运算放大器噪声仿真曲线从图3-15曲线可以看出，在10kHz下运算放大器的输入噪声为73.14nVHz。在100kHz时运算放大器的输入噪声为28.2nV运算放大器电源抑制比仿真与前述相同，本文设计的运算放大器的电源抑制比仿真电路如图4-16，如图4-17为电源抑制比仿真结果曲线。图4-16运算放大器电源抑制比仿真电路图图4-17运算放大器电源抑制比仿真曲线从图4-17上可以读出，在100kHz时，本文设计的运算放大器的电源抑制比为79.38dB，在低频时（低于10kHz）其电源抑制比高于100dB。运算放大器共模抑制比仿真如图4-18为共模抑制比的仿真电路图，图4-19为共模抑制比的仿真结果曲线。图4-18共模抑制比仿真电路图图4-19共模抑制比仿真结果曲线从图4-19可知，在100kHz时，运算放大器的共模抑制比为73.66dB。在低频时（低于10kHz）其共模抑制比高于100dB。2.2低压电阻分流型带隙基准源仿真带隙基准源主要对温度特性以及电源抑制比（或电压调整率）进行仿真分析，以此来确定电阻阻值。在本设计中，两组三极管数量之比为8。电阻变量仿真如图4-20为理想状态下以三极管串联电阻为变量所得到的一系列温度曲线。图4-21为对电阻进行优化后所得到的结果。图4-20理想状态不同串联电阻下的温度曲线图4-21理想状态对温漂优化结果由图4-20可知，固定并联分压电阻为330kΩ，当串联电阻为37.2kΩ时，电路的温度曲线接近水平，近似可以视为输出电压具有零温度系数。之后以分压电阻和串联电阻为变量对温漂进行优化，最终可以得出理想状态下分压电阻为329.1kΩ，串联电阻为37.16kΩ时，温漂具有最小值5.377ppm℃。图4-22为采用实际工艺下的串联电阻的宽长比为变量所得到的一系列温度曲线。图4-23为对这种情况下以电阻宽长比为变量进行优化后所得到的结果。图4-22实际工艺下的一系列温度曲线图4-23实际工艺下的优化结果由图4-22可以看出，固定电阻宽度为2μm，当长为20.61μm时，可以视为此时输出电压具有零温度系数。如图4-23所示，再进一步对电阻进行优化，最终可以得出实际工艺下分压电阻为宽长比为2μ25.18μ（s：32），串联电阻为2μ20.63μ（s：3）时，温漂具有最小值4.377ppm℃。温度系数仿真由图4-24所示为LDO的基准产生电路输出电压的温度特性仿真曲线，图4-25为带隙基准源温度特性仿真曲线图。温度系数反映了输出电压随温度变化的情况，其系数越小，输出信号就越不容易受到温度的干扰，带隙基准源的性能就越优良。其计算公式为： TCF=Vmax图4-24输出电压温度特性曲线图4-25温度特性曲线仿真电路图从图中可以看出，在温度从-50℃到125℃的变化范围之内，输出电压受温度的影响变化范围约为0.3mV，相较于输出电压的大小可忽略。可近似视为其温度系数为零。最终计算得本文设计的带隙基准源的温漂为4.377ppm℃。电源抑制比仿真如图4-26为带隙基准源的电源抑制比仿真电路图，图4-27所示为本文所设计的bandgap电源抑制比仿真曲线。图4-26带隙基准源电源抑制比仿真电路图图4-27电源抑制比仿真曲线带隙基准源的电源抑制比定义为带隙基准源对于输入波纹的抑制能力。正常工作时，带隙基准源的电源增益为0，因此带隙基准源的电源抑制比为电源电压为交流小信号时的电路增益。因此由图4-27可知，本文所设计的带隙基准源在100kHz时约为-60dB，在低频时（低于10kHz）在-80dB以上。3.低压差线性稳压器电路整体仿真根据以上对各个模块的设计与分析，对最后设计的低压差线性稳压器进行温度特性、电源抑制比、降低电压以及线性调整率等参数的仿真。降低电压如图4-28所示为本文所设计的稳压器的静态特性的仿真电路原理图，可用于仿真降低电压、线性调整率以及温度特性。图4-29为LDO的降低电压仿真结果曲线。图4-28LDO静态特性仿真电路图图4-29LDO降低电压仿真结果曲线由图4-29所示，输入电压从零到10V，LDO在输入达到3.5V以上时可以正常工作，此时的输出电压可以近似稳定在2.5V。这表明本文所设计的LDO可以使输出信号稳定在2.5V左右。且可以看出稳定输出时与输入电压之间的最小压差为1V。满足预期的设计要求。线性调整率如图4-30所示为LDO的线性调整率的仿真结果曲线。图4-30LDO线性调整率仿真曲线图4-30中最上方的曲线为输出电压随输入电压变化曲线，第二条曲线是LDO的输入信号曲线，最下方是输出曲线的导数与输入曲线导数的比值。根据线性调整率的定义式SL=∆Vout∆VIN，仿真结果最下方的曲线为线性调整率曲线。可以看出，当LDO稳定工作在正常状态下时，即输出信号能够稳定保持在2.5V时，线性调整率约保持在0.4539。之后很快稳定在0电源抑制比图4-31所示为LDO的PSRR仿真电路原理图，图4-32为本文所设计的LDO的PSRR的仿真特性曲线。对于LDO的电源抑制比，是用于电路对于输入信号噪声的抑制能力的大小的一个值。LDO的电源抑制比指的是输出信号与输入信号在一个频率范围内的比值，其公式为： PSRR=Vo_rippleVi_ripple图4-31LDO电源抑制比仿真电路图图4-32电源抑制比仿真曲线如图4-32所示最上方曲线为LDO的输入小信号时的处理能力，第二条曲线为理想的正常工作状态下LDO的输入输出的增益，最后一条曲线为LDO的输出信号增益与输入信号增益比值曲线。可以看出在10MHz时其增益为最大值-35.34dB。在低频时（小于10kHz），其增益小于-41.35dB。温度特性图4-33为LDO的温度特性曲线，图4-34为LDO的ppm的测量值。图4-33LDO的温度特性曲线图4-34LDO的ppm测量值如图4-33所示，在温度从-50到125℃的变化范围之内输出信号的变化范围小于2mV。相对于输出电压2.5V其变化范围来说变化不大，因此可以视为其输出电压对温度的变化不敏感。由图3-34可以看出本文所设计的LDO的温漂为4.282ppm℃4.本章小结本章采用Cadence对本文所设计的LDO的各模块以及整体进行参数仿真，最终经验证本文所设计的EA具有较高的增益，带隙基准源近似近似可以看做与温度无关。所设计的LDO能够较为稳定的输出2.5V电压信号，降低电压Vdropout=1V，电源抑制比小于35.34dB，温漂为4.282ppm℃，线性调整率约为20第五章基于CMOS的低压差线性稳压器版图设计CMOS集成电路的版图设计是对设计电路的物理实现，是电路设计的最后一步也是较为关键的一步。版图设计的好坏不仅直接关系到设计电路结构所要求的功能以及性能的实现，也对电路的各项性能及后续的生产有很大程度的影响。1.版图介绍1.1MOS管的版图如图5-1所示为PMOS和NMOS管的版图。图5-1PMOS（右图）和NMOS（左图）版图在版图中，MOS晶体管是由多晶硅（Polysilicon）跨过有源区形成的。共包括：NW（N阱）；SP（P+注入）；AA（有源区）；Poly（栅）；M1（金属）；CT（过孔）。多晶硅为MOS管的栅极，有源区跨过的金属层有源区两侧分别为源极（s）和漏极（d）。对于PMOS而言，由于电路版图整体是做在P型的硅片上，因此PMOS需要单独制作一个n阱。将MOS管的s、d、g、b四极用金属连线引出就可以与其他元件相连接，其中栅极（g）和衬底（b）需要使用过孔使得多晶硅和衬底与金属线相连。关于过孔详见本章本节第5小节。1.2电阻的版图例图5-2是本文所采用的的工艺下电阻的版图。图5-2电阻的版图CMOS工艺中有许多不同工艺不同材料来制作的电阻，这些电阻具有不同的特性，因此这些电阻之间具有较大的差别，因此电路所需的电阻的类型需要根据实际性能的需要进行选择。在这里我们选择的是P型高阻硅（rhrpo）。通过修改电阻的宽度（W）和长度（L）来修改电阻的阻值。1.3电容的版图如图5-3所示为（MIM）金属-氧化物-金属电容。CMOS工艺中的MIM电容是由过孔、两侧极板，介质层以及氧化层组成的。其中两极板采用的是高层的金属（第六层），这样会使得底板的寄生电容较小，电容的性能较好。图5-3MIM电容版图1.4三极管的版图如图5-4为npn型三极管，图5-5为pnp型三极管。图5-4npn型三极管版图图5-5pnp型三极管三极管与MOS管相同都是有源器件。三极管的制作工艺是首先做一层衬底，之后在衬底上淀积或扩散与衬底不同的另一种类型的杂质区域，最后再注入或扩散与衬底相同杂质的重掺杂区，因此对于npn型的三极管需要额外做一个n阱。对于pnp型三极管，从内到外的三个外延金属层分别是三极管的发射极（e）、基极（b）、集电极（c），可以通过过孔和金属连线外引与其他器件相连。其主要的参数有基区宽度WB和B1.5过孔的版图图5-6过孔版图如图5-6为过孔的版图，分别用于连接各层金属以及金属和多晶硅、金属和衬底。2.误差放大器版图布局2.1误差放大器版图图5-7误差放大器版图如图5-7为误差放大器电路的版图。在绘制版图时必须保证差分对管的对称以及远离其他的器件。同时对电路通过增加dummy器件减小工艺对实际器件的影响。2.2误差放大器版图物理验证对于已设计好的版图要进行电路图版图一致性检查（LVS-LayoutVsSchematic）和设计规则检查（DRC-DesignRuleCheck）。如图5-8为误差放大器的LVS检查结果，图5-9为本文所设计的EA的DRC检查结果。图5-8误差放大器LVS检查结果图5-9误差放大器DRC检查结果LVS检查主要是检查版图连接是否正确，输入输出端口是否与原理图一致以及版图元件参数与电路原理图是否一致。此外，LVS检查还可以检查出电路原理图中没有出现的元件以及错误的节点。DRC检查主要是检查版图中的过孔、元件之间的位置、走线线宽、走线间距等是否符合工艺库的生产工艺规则。这就要求在绘制版图时要求金属互联要严丝合缝，同层金属线间保持合理线宽。一般情况下，电路检查先进行LVS检查再进行DRC检查，之后反复几次，保证电路合乎规则。3.带隙基准源版图布局3.1运算放大器版图图5-10运算放大器版图如图5-10为运算放大器的版图，电路中包含开启电路，运算放大器的性能对于带隙基准源的性能有很大的影响，因此在考虑面积的同时，应尽量使差分对管保持对称。3.2运算放大器版图物理验证图5-11运算放大器LVS检查结果图5-12运算放大器DRC检查结果如图5-11与图5-12所示，本文设计的误差放大器电路满足设计工艺规则以及电路原理图。3.3带隙基准源版图图5-13带隙基准源版图如图5-13为带隙基准源的版图，其中最重要的就是pnp三极管阵列以及电阻。为了使得输出的基准电压近似与温度呈现不相关，这就要求三极管需要采用严格对称的九宫格形式进行排列。3.4带隙基准源版图物理验证图5-14带隙基准源LVS检查结果图5-15带隙基准源DRC检查结果如图5-14以及图5-15所示本文所绘制的带隙基准源符合电路原理及工艺制造规则。4.低压差线性稳压器整体布局4.1低压差线性稳压器版图图5-16低压差线性稳压器低压差线性稳压器电路中除了误差放大器以及带隙基准源外还需要调整管以及电阻反馈网络。由于LDO相对于其他稳压结构的输入输出的走线电压都比较高，因此调整管与电源的走线需要很宽，并且尽可能的短。4.2低压差线性稳压器版图物理验证图5-17低压差线性稳压器LVS检查图5-18低压差线性稳压器DRC检查如图5-17以及图5-18所示，本文所绘制的低压差线性稳压器的版图布局与电路原理图相符合以及符合工艺库的工艺制造规则。5.版图寄生参数提取及后仿真分析在版图设计完成并进行检查验证之后，利用Calibre对本文所绘制好的版图进行版图的寄生电容和电阻的提取，之后利用提取到的结果生成一个带寄生信息的新网表，最后通过新网表完成电路的后仿真。其仿真结果如下所示。图5-19低压差线性稳压器降低电压后仿真如图5-19所示为低压差带隙基准源的降低电压后仿真，根据上图仿真结果曲线表明本文所设计的LDO的降低电压在正常工作的情况下可以稳定保持在2.3V附近。图5-20低压差线性稳压器温度特性曲线后仿真图5-21低压差线性稳压器温漂后仿真如图5-20与5-21所示为低压差线性稳压器的温度特性后仿真，可以看出相对前仿，常温下的稳定输出电压变为了2.31V，温漂为6.72ppm℃。图5-22低压差线性稳压器电源抑制比后仿真如图5-22所示，本文设计的LDO的电源抑制比可以保证在1G的频率范围内最高不会超过-33dB，在低频时（小于10kHz），PSRR可以稳定保持小于-57.42dB。图5-23低压差线性稳压器线性调整率后仿真如图5-23所示，在电路开启并且稳定输出后，LDO的线性调整率可以稳定保持在0.02附近。综上可见，受到版图的寄生参数的影响，本文所设计的基于CMOS的LDO的各项性能均受寄生参数的影响有所下降。但总体保持在可容忍的范围之内。6.本章小结模拟集成电路设计的版图的好坏以及器件摆放合理与否直接关乎着电路的整体性能是否优良。本文对LDO的版图的设计符合实际的工艺设计规则，同时也考虑了版图的面积等其他参数。为将来的优化以及后续的流片生产提供了技术基础。第六章结果及展望1.结论本文所设计的低压差线性稳压器主要采用中芯国际的SMIC0.18μmCMOS1P6M工艺设计完成，并使用相关软件工具对本文所设计好的电路结构进行仿真，完成电路原理图的版图绘制以及提取完寄生参数生成新的网表后的仿真验证[18]。得到如下的成果。（1）完成LDO电路中的EA模块的设计与仿真。通过对EA进行前期器件尺寸的计算，结构原理图的确定与绘制，电路性能等参数的模拟仿真以及器件尺寸的优化。最终得到的EA的增益可以达到89.13dB，在此增益下的相位裕度为70.85deg。10kHz时的等效输入噪声为65.55nVHz。在100kHz高频时，所设计的EA电源抑制比稳定保持在54.75dB，在较低频率时所设计的EA电源抑制比接近90dB。在100kHz时的共模抑制比的值为103.2dB。在1MHz时共模抑制比开始下降，在较低的频率时本文设计的EA共模抑制比基本可以稳定在108dB（2）完成了带隙基准源的原理图设计与整体性能的仿真，通过对带隙基准源进行前期器件尺寸的推算，原理图的确定与绘制，性能参数模拟仿真和器件尺寸结构的优化。最终得到带隙基准源的输出基准电压为367.32mV，温漂为4.377ppm℃。电源抑制比在100kHz时约为-60dB，在低频时（低于10kHz）在-80dB（3）完成了LDO的整体电路的选型与器件尺寸参数的设计、前仿真、版图绘制和寄生参数提取后的仿真。版图设计规整，寄生参数提取后的后仿达到预期的目标。2.未来展望（1）本文所设计的低压差线性稳压器可以进一步对版图进行优化；（2）本文所设计的低压差线性稳压器对误差放大器到调整管之间没有增添缓冲级，在后续中可以考虑加入缓冲