计算机硬件2025冲刺试卷

计算机硬件2025冲刺试卷考试时间：______分钟总分：______分姓名：______一、填空题（每空2分，共20分）1.在计算机中，信息最基本的单位是________，它通常由8个二进制位组成。2.冯·诺依曼体系结构的主要特征之一是________，即程序存储执行。3.某计算机的Cache采用4路组相联映射方式，其Cache共分16组，每组4块，则Cache的总容量为________字节。4.指令周期通常由________、执行和访存（如果需要）三个阶段组成。5.在中断系统中，中断优先级最高的处理方式是________。6.总线宽度是指总线上同时传输的________数量。7.DMA方式中，CPU在数据传输过程中可以执行其他指令，从而提高了________。8.RISC指令集的特点之一是________，即指令格式规整，长度固定。9.访问Cache未命中时，需要访问主存，若此时主存也未命中，则必须访问________。10.衡量CPU性能的指标之一是________，它表示每秒能执行的指令条数。二、选择题（每题2分，共20分。下列选项中，只有一项是符合题目要求的）1.下列哪种数制转换方法不属于基本的二进制转换？（）A.二进制转八进制B.八进制转二进制C.十进制转二进制（除基取余法）D.十六进制转二进制（除基取余法）2.在单总线结构的计算机中，CPU访问主存和访问I/O设备时，必须________。A.同时进行B.交替进行C.互斥进行D.顺序进行3.采用直接映射方式的Cache，地址映射简单，但容易产生________现象，导致Cache命中率较低。A.替换冲突B.块冲突C.伪直接映射D.地址变换复杂4.指令流水线的主要目的是________。A.提高CPU主频B.增加寄存器数量C.提高指令执行效率D.增强CPU的并行处理能力5.在中断处理过程中，中断服务程序开始执行前，CPU需要保存现场，即保存________。A.程序计数器PC和通用寄存器的内容B.只保存程序计数器PCC.只保存通用寄存器的内容D.栈指针SP6.对于一个n位的地址线，它可以直接寻址的内存空间大小为________。A.n个字节B.2^n个字节C.n^2个字节D.2^(n-1)个字节7.DMA控制器与CPU之间的信息交换通常通过________来实现。A.I/O端口B.中断请求线C.总线D.专用数据线8.某计算机的Cache访问时间为50ns，主存访问时间为500ns。若Cache命中率为90%，则该计算机的平均访问时间约为________ns。A.90B.425C.50D.5509.CISC指令系统的特点是________。A.指令种类少，功能简单B.指令种类多，功能复杂，长度可变C.指令种类少，功能复杂，长度固定D.指令种类多，功能简单，长度固定10.总线时钟频率决定了总线的________。A.传输距离B.传输速率C.传输协议D.传输功率三、判断题（每题1分，共10分。请判断下列叙述的正误，正确的划“√”，错误的划“×”）1.补码表示法既能表示正数，也能表示负数，还能表示零。（）2.Cache和主存之间、主存和外存之间都可以进行直接的数据交换。（）3.指令流水线技术可以提高CPU的运算速度，但会增加CPU的硬件复杂度。（）4.中断是CPU在执行程序过程中遇到异常情况时，由硬件自动发出的一种请求。（）5.总线仲裁是解决多个设备共享总线访问权的方法。（）6.在程序计数器PC中存放的是下一条将要执行的指令的地址。（）7.RISC指令的执行周期通常比CISC指令的执行周期短。（）8.DMA方式比中断方式传输速度更快，更适合高速、大批量的数据传输。（）9.地址译码器的作用是将主存地址转换为具体的存储单元。（）10.并行总线可以同时传输多个数据字，但只能传输一个数据位。（）四、简答题（每题5分，共20分）1.简述原码、反码、补码三种表示方法中，哪一种最适合进行加减运算，为什么？2.什么是存储器层次结构？它主要解决了什么问题？3.简述中断响应过程的主要步骤。4.总线传输周期和总线时钟周期有何区别？五、计算题（每题6分，共12分）1.某计算机的Cache采用2路组相联映射，共有8组，每组2块，Cache块大小为32字节。主存有256K字节，按字节编址。若访问主存地址为HFFFA8，求该地址对应的Cache组号、块内位移以及是否发生冲突（假设Cache初始为空，采用随机替换算法）。2.某总线数据宽度为32位，时钟频率为50MHz。假设每个时钟周期内可以完成一次数据传输，且总线传输过程中没有延迟。求该总线的最大数据传输速率是多少MB/s？六、分析题（每题8分，共16分）1.某计算机采用4级存储器层次结构：寄存器-Cache-主存-外存。请分析当CPU需要读取一个数据时，可能会经历哪些访问过程？并说明各级存储器的主要特点（速度、容量、成本）。2.简述中断向量表的作用，并说明从中断向量表中获取中断服务程序入口地址的基本过程。试卷答案一、填空题1.字节2.程序存储执行3.644.取指5.非屏蔽中断6.数据线7.CPU效率8.指令长度固定9.外存（或辅存）10.主频（或时钟频率）二、选择题1.D2.C3.B4.C5.A6.B7.C8.B9.B10.B三、判断题1.√2.×3.√4.√5.√6.√7.√8.√9.√10.×四、简答题1.解析思路：对比原码、反码、补码加减法运算规则。原码加减法需要判断符号位并进行特殊处理，效率低；反码加减法同样复杂；补码加减法规则统一，正数加正数、负数加负数均为直接相加，负数用补码表示，结果再求补即可得到正确结果，规则简单高效。因此补码最适合加减运算。答案：补码最适合进行加减运算。因为补码加减法规则统一简单，无需考虑符号位，可直接按位运算，而原码和反码加减法需要额外的符号位处理，规则复杂，运算效率低。2.解析思路：解释存储器层次结构定义，即由速度、容量、成本不同的存储器按一定方式组合而成。说明其解决的问题：单一存储器难以同时满足速度、容量和成本三者之间的矛盾。通过层次结构，将速度高、容量小、成本高的存储器（如Cache）和速度低、容量大、成本低的存储器（如主存、外存）结合，使得系统整体性能/价格比最优。答案：存储器层次结构是指将速度、容量、成本各不相同的存储器，按照一定的地址映射方式，从上到下（或从快到慢、从贵到廉）组织起来，构成一个统一的、逻辑上连续的存储空间。它主要解决了用单一存储器难以同时满足对存储器高速度、大容量和低成本要求的矛盾。3.解析思路：梳理中断响应核心步骤。CPU检测到中断请求->（若当前处于允许中断状态）暂停当前指令执行->保存现场（通常是PC和当前状态）->识别中断源并找到对应的中断服务程序入口地址（通过中断向量表）->转向执行中断服务程序。答案：中断响应过程的主要步骤包括：①检测中断请求；②保存现场（通常指保存程序计数器PC和处理器状态字）；③识别中断源，通过中断向量表找到对应的中断服务程序入口地址；④转向执行中断服务程序。4.解析思路：区分总线传输周期和时钟周期的概念。总线时钟周期是总线工作时钟信号的最小变化周期。总线传输周期是指完成一次总线数据传输所需要的时间，它通常包含若干个时钟周期。因此，传输周期是时间上的宏观概念，时钟周期是构成传输周期的基本时间单位。答案：总线时钟周期是指总线时钟信号的一个周期，是CPU访问总线的最小时间单位。总线传输周期是指从开始传输数据到传输完成所需要的时间。一个总线传输周期通常包含多个时钟周期，具体取决于数据宽度、时钟频率和传输控制方式等。五、计算题1.解析思路：1.计算Cache总块数(8组*2块/组=16块)。2.计算主存总块数(256K字节/32字节/块=8K块=256组)。3.计算组号(地址HFFFA8的高位部分，去掉块内位移和Cache组数信息，根据映射方式确定)。4.计算块内位移(地址的低位部分，位数由Cache块大小决定)。5.判断是否冲突（直接映射看块号是否相同；组相联看组号是否相同）。随机替换则假设未命中时替换掉该组内某一块。答案：Cache总块数=8组*2块/组=16块。主存块数=256K/32B=8K块=256组。地址HFFFA8用二进制表示为11111111111110101000。采用2路组相联映射，组号占高位5位(11111)，块内位移占低位5位(10100)。组号=11111(二进制)=F8(十六进制)。块内位移=10100(二进制)=A0(十六进制)。主存地址对应的组号也是F8(11111)。因为组号相同，所以发生冲突。若采用随机替换，则该组内某一块被替换。2.解析思路：1.计算总线宽度对应的数据位数(32位)。2.计算时钟周期时间(1/时钟频率)。3.计算传输速率(数据位数/时钟周期时间)，单位为位/秒。4.将传输速率单位转换为MB/s(1Byte=8bits,1MB=10^6Bytes或2^20Bytes)。答案：总线宽度为32位，即每次传输32bits。时钟频率为50MHz，即每个时钟周期时间为1/50*10^6s=20ns。最大传输速率=32bits/20ns=1.6*10^9bits/s=1.6Gbps。转换为MB/s：1.6Gbps/8bits/Byte=0.2GB/s。或者1.6*10^9bits/s/(8*10^6bits/MB)=200MB/s。六、分析题1.解析思路：1.描述访问过程：CPU发出请求->访问寄存器（最快，但容量小，存放临时数据或指令）。->若未命中，访问Cache（速度快，容量小，存放近期频繁使用数据）。->若Cache未命中，访问主存（速度慢，容量大，存放程序和数据）。->若主存未命中，访问外存（最慢，容量极大，存放长期不用的数据和程序）。->数据从外存读入主存或Cache。2.列出各级存储器特点：寄存器-高速、小容量、昂贵的SRAM；Cache-较快、较小、比主存贵（通常用SRAM）；主存-速度适中、较大容量、成本适中（通常是DRAM）；外存-慢速、大容量、成本最低（如HDD,SSD）。答案：当CPU需要读取数据时，可能会经历以下过程：首先访问寄存器，若所需数据在寄存器中则直接获取；否则访问Cache，若在Cache中（Cache命中）则获取数据；若不在Cache中（Cache未命中），则访问主存，若在主存中则获取数据；若不在主存中（主存未命中），则可能需要从外存（如硬盘）读取数据到主存或Cache中，然后才能被CPU读取。各级存储器主要特点：寄存器-速度快、容量小、成本高；Cache-速度较快、容量较小、成本高于主存；主存-速度适中、容量较大、成本适中；外存-速度慢、容量大、成本低。2.解析思路：1.解释中断向量表作用：一个查找表，每个表项包含一个中断源对应的中断服务程序的入口地址（通常指PC）。2.描述获取过程：CPU接收到中