数字电子技术实验讲义样本

资料内容仅供您学习参考，如有不当或者侵权，请联系改正或者删除。预备实验门电路逻辑功能及测试实验目的熟悉门电路逻辑功能。熟悉示波器使用方法。实验仪器及材料双踪示波器74LS00四2输入与非门2片74LS20二4输入与非门1片74LS86四2输入异或门1片预习要求复习门电路工作原理及相应逻辑表示式。熟悉所用集成电路的引线位置及各引线用途。了解双踪示波器使用方法。图0-1图0-1实验内容实验前先检查电源是否正常,然后选择实验用的集成电路,按自己的实验接线图接好连线,特别注意Vcc及地线不能接错。先接好后经实验指导教师检查无误后可通电实验。实验中改动接线须先断开电源,接好线后再通电实验。测试门电路逻辑功能选用74LS20按图0-1接线输入端接S1-S4(电平开关输出插口),输出端接电平显示发光二极管(D1-D8任意一个)。将电平开关按表0-1置位,分别测出电压及逻辑状态。表0-1输入输出1234Y电压(V)HHHHLHHHLLHHLLLHLLLL异或门逻辑功能测试选74LS86按图0-2接线输入端1、2、4、5接电平开关,输出端A、B、Y接电平显示发光二极管。将电平开关按表0-2置位,将结果填入表中。图0-2图0-2表0-2输入输出ABYLLLLHLLLHHLLHHHLHHHHLHLH逻辑电路的逻辑关系用74LS00按图0-3,0-4接线,将输入输出逻辑关系分别填入表0-3,0-4中。写出上面两个电路逻辑表示式。图0-3图0-3表0-3输入输出ABYZLLLHHL图0-4图0-4HH表0-4输入输出ABYZLLLHHLHH利用与非门控制输出用74LS00按图0-5接线,S接任一电平开关用示波器观察S对输出脉冲的控制作用。用与非门组成其它门电路并测试验证组成或非门:用一片四2输入与非门组成或非门,画出电路图,测试并填表0-5。组成异或门:将异或门表示式转化为与非门表示式后,画出逻辑电路图,测试并填表0-6。表0-6输入输出ABY00011011表0-5输入输出ABY00011011图0-5图0-5实验报告按各步骤要求填表并画出逻辑图。思考题怎样判断门电路逻辑功能是否正常?与非门的一个输入接连续脉冲,其余端什么状态时允许脉冲经过?什么状态时禁止脉冲经过?异或门又称可控反相门,为什么?

实验一TTL与非门主要参数测试实验目的掌握TTL与非门电路主要参数的意义及测试方法。实验仪器及材料双踪示波器1台直流稳压电源1台直流表(μA/mA)各1只万用表1只实验内容测试表所列TTL与非门的各项参数,记录测试结果。待测参数符号测试条件测试电路测试结果输入短路电流待测输入接地,其余开路,空载0.22输入交叉漏电流待测输入接+5V,其余接地,空载X输出高电平待测输入接地,其余开路。4.37输出低电平待测输入接+1.8V,其余开路,负载接380Ω。0.37开门电平待测输入端接可变电源,输出接等效负载,时1.28关门电平待测输入端接可变电源,输出时1.07扇出系数待测输入接+1.8V,调,保证输出电压,10ma空载通导功耗输入端全部开路,输出空载1ma空载截止功耗待测输入端短路,输出空载同上平均传输延迟时间X注:平均延迟时间及其测试原理平均延迟时间图1-1平均传输延迟时间如图1-1所示,是输出脉冲下降到0.5相对于输入脉冲上升到0.5的延迟,叫做导通延迟时间。是输入脉冲上升到0.5相对于输出脉冲下降到0.5的延迟,叫做截止延迟时间。测试可用环形振荡器法,电路如图1-2(a)所示。这种方法是用奇数个与非门组成环形振荡器。图1-2(a)是用三个与非门组成环形振荡器,1-2(b)是各点的波形,由波形图可见,由三个与非门组成的环形振荡器的输出波形(图中3点波形)的周期,正好是三个与非门的平均延迟时间的2倍,即,其中T由示波器测定。实验报告记录TTL与非门的各项参数的测试结果。思考题根据测得的开门电平和关门电平分别求出电路的高电平噪声容限和低电平噪声容限。为什么一个与非门的扇出系数仅由输出为低电平时的扇出系数来决定?能否将两个TTL与非门的输出端并接在一起工作?为什么?(a)tpd测试电路图1-2环形振荡器及各点波形

实验二 组合逻辑电路(半加器全加器及逻辑运算)实验目的掌握组合逻辑电路的功能测试。验证半加器和全加器的逻辑功能。学会二进制数的运算规律。实验仪器及材料 74LS00 四2输入与非门 3片 74LS86 四2输入异或门 1片 74LS54 四组输入与或非门 1片预习要求预习组合逻辑电路的分析方法。预习用与非门和异或门构成的半加器、全加器的工作原理。预习二进制数的运算。实验内容图2-174LS00逻辑电路功能测试图2-174LS00逻辑电路功能测试组合逻辑电路功能测试。用2片74LS00组成图2-1所示逻辑电路。为便于接线和检查,在图中要注明芯片编号及各引脚对应的编号。图中A、B、C接电平开关,Y1、Y2接发光管电平显示。按表2-1要求,改变A、B、C的状态填表并写出Y1、Y2逻辑表示式。将运算结果与实验比较。表2-1输入输出ABCY1Y2000001011111110100101010图2-2图2-2测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表示式可知,半加器Y是A、B的异或,而进位Z是A、B相与,故半加器可用一个集成异或门和二个与非门组成如。用异或门和与门接成以上电路。A、B接电平开关S。Y、Z接电平显示。按表2-2要求改变A、B状态,填表。表2-2输入端A0101B0011输出端YZ图2-3图2-3测试全加器的逻辑功能。写出图2-3电路的逻辑表示式。根据逻辑表示式列真值表。根据真值表画逻辑函数Si、Ci的卡诺图。Y=Z=X1=X2=X3=Si=Ci=BiCi-1Ai0001111001BiCi-1Ai0001111001Si=Ci=填写表2-3各点状态表2-3AiBiCi-1YZX1X2X3SiCi000010100110001011101111按原理图选择与非门并接线进行测试,将测试结果记入表2-4,并与上表进行比较看逻辑功能是否一致。测试异或、与或非门和非门组成的全加器的逻辑功能。全加器能够用两个半加器和两个与门一个或门组成,在实验中,常见一块双异或门、一个与或非门和一个与非门实现。画出用异或门、与或非门和非门实现全加器的逻辑电路图,写出逻辑表示式。找出异或门、与或非门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。当输入端Ai、Bi及Ci-1为下列情况时,用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。表2-4AiBiCi-1CiSi000010100110001011101111输入端Ai00001111Bi00110011Ci-101010101输出端SiCi五、实验报告整理实验数据、图表并对实验结果进行分析讨论。总结组合逻辑电路的分析方法。

实验三组合逻辑电路设计实验目的掌握组合逻辑电路的设计方法。实验仪器及材料74LS20二4输入与非门3只74LS00四2输入与非门3只实验任务设计一个数字锁设该锁网络示意图如图3-1,其中A、B、C、D是四个二进制代码输入端,E为开锁控制输入端。每把锁都有规定的四位数字代码(设该锁的数字代码为1011),若输入代码符合该锁代码,开锁(控制输入端E=1)时,锁才被打开(F1=1);若不符,开锁时,电路将发出报警信号(F2=1),要求用最少的与非门实现。图3-1图3-1数字锁示意图设计要求 写出逻辑表示式,画出实验电路图。搭试电路进行验证。按表3-1的要求设计一个逻辑电路设计要求输入信号仅提供原变量,要求用最少数量的与非门实现,写出逻辑表示式,画出逻辑图。搭试电路验证逻辑功能,记录实验结果。表3-1输入输出输入输出ABCDFABCDF00000100000001010010001001010000110101110100011000010111101101100111010111111110用三只74LS00实现一个全加器设计要求写出设计过程,画出实验电路图。搭试电路进行验证,记录实验结果。

实验四时序逻辑电路设计实验目的掌握同、异步时序逻辑电路的设计方法。实验设备与器材频率计1台双踪示波器1台实验步骤与任务用JK触发器设计一个8421码十进制同步计数器。设计要求:写出设计过程;画出实验电路。按设计的逻辑图搭试电路,用单次脉冲作为计数输入脉冲,计数状态用发光二极管监测。逐个输入计数脉冲,观察并记录结果。用1KHz(或100KHz)时钟作为计数输入脉冲CP,用示波器观察并记录CP及计数器各输出端的对应波形。用JK触发器设计一个8421码十进制异步加法器。要求同1。用D触发器设计一个同步四相对钟发生器,其输入输出波形分别如图4-1所示。图4-1四相发生器的示意图及输入输出波形图图4-1四相发生器的示意图及输入输出波形图设计要求:写出设计过程;画出实验电路。试搭接电路,其中四相对钟的时钟为100KHz的时钟脉冲,用示波器观察并画出CP、、、、的对应波形。

实验五顺序脉冲和脉冲分配器电路实验目的经过实验进一步掌握顺序脉冲发生器和脉冲分配器等电路的原理,学会自行设计和使用这类电路。实验设备与器材TTL芯片:74LS112双下降沿触发J-KFF1片 74LS160/161十进制/十六进制同步计数器1片 74LS00四2输入与非门1片74LS103输入三与非门2片 74LS04六反相器1片CMOS芯片:CD4013双D触发器2片实验任务图5-1顺序脉冲发生器图5-1顺序脉冲发生器顺序脉冲发生器的功能测试如图5-1所示电路为扭环形计数器构成的顺序脉冲发生器。图中FF2、FF1用边沿J-KFF74LS112。完成电路连接。在CP端加点脉冲,测出电路的的状态变化顺序,画出状态转换图形式。在CP端加连续脉冲,观察并记录和CP的波形,画出时序图。顺序脉冲发生器的设计试用DFF设计一个能自启动的环形计数器,电路的输出为一组顺序脉冲,脉冲宽度为2ms,脉冲的高低电平值分别为5V和0V。试自行设计电路,合理选取器件。完成电路的连接,测试电路的功能。脉冲分配电路的设计三相六拍步进机的脉冲分配电路的状态转换图5-2所示。C为控制变量,当C=0时,步进机正转,C=1时,步进机反转。试设计该电路,画出电路图。完成电路的接线,测试电路的功能,检查所设计的电路能否自启动?序列脉冲发生器图5-3序列脉冲发生器电路图5-3序列脉冲发生器电路图5-3所示为一个序列脉冲发生器电路。图中芯片使用74LS160同步计数器。在CP端加点脉冲,观察芯片和Y的状态变化,说明电路在CP的作用下Y端能输出什么样的脉冲序列?若希望输出端能周期性的输出的脉冲序列,则电路应该怎样改接?试实验之。思考题顺序脉冲发生器的特点是什么?可用哪几种方法实现?各有何优缺点?步进机的脉冲分配电路的自启动问题你认为应怎样解决?以实验角度考虑,还有别的办法吗?试设计一个四相八拍的步进机脉冲分配电路,并经过实验验证电路的功能。试用74LS161芯片和部分门电路设计一个脉冲序列电路。要求电路的输出端Y在时钟CP的作用下,能周期性地输出01的脉冲序列。

实验六用TTL与非门构成脉冲电路实验目的掌握用集成与非门构成的单稳态触发器和自激多谐振荡器的工作原理。学习单稳态触发器和多谐振荡器的设计方法和实验调整方法。实验设备与器材双踪示波器1台;1KΩ电位器1只;74LS00(四2输入TTL与非门)1只;电阻、电容若干。实验步骤与任务微分型单稳态触发器按照图6-1接好线路,将100KHz的脉冲作为输入信号。图6-1微分型单稳态触发器用示波器分别测量、、、,并按同一时间坐标画出各点波形。按表6-1选取时钟频率和定时元件参数,用示波器分别测量各情况下的脉宽,将结果填入表内与理论值进行比较。表6-1时钟频率R(Ω)C(F)测量值计算值100KHz5105100P100KHz5103300P1KHz3300.47μ设计一个积分型单稳态触发器用100KHz的时钟作为触发信号,要求输出脉冲宽度,选择定时电容C为3300p,经过调整定时电阻,使实际电路符合设计要求。测量并记录定时电阻值。用74LS00设计一个多谐振荡器使其周期T=15。取C=0.01μ,经过调整定时电阻使电路符合设计要求。测量并记录电阻值。思考题R取值受何限制?为什么?单稳态触发器是上升沿还是下降沿触发?为什么?

实验七555时基电路实验目的掌握555时基电路的结构和工作原理,学会对此芯片的正确使用。学会分析和测试用555时基电路构成的多谐振荡器,单稳态触发器典型电路。实验设备与器材双踪示波器器件NE556(或LM556,5G556等)双时基电路1片二极管1N41482只电位器22K、1K2只电阻、电容若干扬声器1只实验步骤与任务图7-1时基电路556管脚图图7-1时基电路556管脚图555时基电路功能测试本实验所用的555时基电路芯片为NE556,同一芯片上集成了两个各自独立的555时基电路,图中各管脚的功能简述如下:TH高电平触发端:当TH端电平大于2/3Vcc,输出端OUT呈低电平,DIS端导通。低电平触发端:当端电平小于1/3Vcc,输出端OUT呈高电平,DIS端关断。复位端:=0,OUT端输出低电平,DIS端导通。VC控制电压端:VC接不同的电压值能够改变TH,的触发电平值。DIS放电端:其导通或关断为RC回路提供了放电或充电的通路。OUT电压输出端芯片的功能如表7-1所示,管脚如图7-1所示,功能简图如图7-2所示。表7-1THOUTDISXXLL导通>2/3Vcc>1/3VccHL导通<2/3Vcc>1/3VccH原状态原状态<2/3Vcc<1/3VccHH关断按图7-3接线,可调电压取自电位器分压器。按表7-1逐项测试其功能并记录。图7-4多谐振荡器电路图7-4多谐振荡器电路555时基电路构成的多谐振荡器电路如图7-4所示。按图接线。图中元件参数如下:用示波器观察并测量OUT端波形的频率,和理论估算值比较,算出频率的相对误差值。若将电阻值改为电容C不变,上述数据有何变化?根据上述电路的原理,充电回路的支路是,放电回路的支路,将电路略做修改,增加一个电位器和两个引导二极管,构成图7-5所示的占空比可调的多谐振荡器。其占空比为改变的位置,可调节q值。合理选择元件参数(电位器选用22KΩ),使电路的占空比q=0.2,调试正脉冲宽度为0.2ms。调试电路,测出所用元件的数值,估算电路的误差。图7-6单稳态触发器电路图7-5占空比可调的多谐振荡器电路图7-6单稳态触发器电路图7-5占空比可调的多谐振荡器电路555构成的单稳态触发器实验如图7-6所示。按图7-6接线,图中,是频率约为10KHz左右的方波时,用双踪示波器观察OUT端相对于的波形,并测出输出脉冲的宽度。调节的频率,分析并记录观察到的OUT端波形的变化。若想使,怎样调整电路?测出此时各有关的参数值。应用电路图7-7所示用556的两个时基电路构成低频对高频调制的救护车警铃电路。参考实验内容2确定图7-7中未定元件参数。按图接线,注意扬声器先不接。用示波器观察输出波形并记录。接上扬声器,调整参数到声响效果满意。图7-7用时基电路组成警铃电路图7-7用时基电路组成警铃电路时基电路使用说明556定时器的电源电压范围较宽,可在+5V——+16V范围内使用(若为CMOS的555芯片则电压范围在+3V——+18V内)。电路的输出有缓冲器,因而有较强的带负载能力,双极性定时器最大灌电流和拉电流都在200mA左右,因而可直接推动TTL或CMOS电路中的各种电路,包括能直接推动蜂鸣器等器件。本实验所使用的电源电压Vcc=+5V。实验报告按实验内容各步要求整理实验数据。画出实验内容3和4中的相应波形图。画出实验内容4最终调试满意的电路图并标记出各元件参数。总结时基电路基本电路及使用方法。

实验八移位型控制器设计实验目的熟悉移位型控制器的设计及实验。实验设备与器材双踪示波器1台74LS76(TTL双JK触发器)74LS00(TTL四2入与非门)74LS20(TTL二4入与非门)74LS74(TTL双D触发器)74LS90(TTL二-五-十计数器)实验步骤与任务某一小型数字系统的控制过程可用表8-1状态来描述,其中X、Y是外部控制输入,试用JK触发器为该系统设计一个移位型控制器。要求:写出设计过程;画出实验电路;验证并记录实验结果。表8-1当前状态下一状态输出FXY=00XY=01XY=10XY=1100011011AABCD1000BAACD0100CABBD0010DABCD1111设计一个四状态的移位型控制器,要求它在第一个状态的停留时间为一个时钟周期,在第二个状态的停留时间为二个时钟周期,第三个状态的停留时间为三个时钟周期,第四个状态的停留时间为四个时钟周期后返回第一个状态,然后进行第二个循环(提示:为使系统在每个状态的停留规定数量的时钟周期,要使用计数器)。要求:写出设计过程;画出实验电路;连接电路,用示波器观察并画出CP与控制器各输出端的对应波形。

实验九简易十字路口交通管理系统设计实验目的训练对简单数字系统的设计和实验能力。实验设备与器材万用表1只双踪示波器1台74LS00(TTL四2入与非门)74LS04(六反相器)74LS08(TTL四2入与门)74LS20(TTL二4入与非门)74LS74(TTL双D触发器)74LS90(TTL二-五-十计数器)74LS390(双十进制计数器)实验任务设计一个东西南北十字路口交通信号灯的控制装置,使两方向的车辆运行情况如下:东西方向通行,南北方向禁行(东西方向的绿灯亮,南北方向的红灯亮)。东西方向停车(东西方向停车线以外的车辆禁止通行,停车线以内的车辆经过),南北方向依然禁行(东西方向的黄灯亮,南北方向的红灯亮)。东西方向禁行,南北方向通行(东西方向的红灯亮,南北方向的绿灯亮)。东西方向依然禁行,南北方向停车(东西方向的红灯亮,南北方向的黄灯亮)。之后又返回1)循环。各段的历时时间如下:历时1分钟;历时10秒钟;历时1分钟;历时10秒钟;要求:画出实验电路并连接电路予以验证。

实验十多模式彩灯显示系统实验目的训练数字系统的设计及实验能力。实验设备与器材示波器、万用表、器件自定。实验任务设计一个四模式三路彩灯(红、绿、黄三种颜色)显示系统。该系统的显示模式由外部输入Z、Y控制,要求开机自动置入初态后便按规定模式循环运行。设各路彩灯均为8个(红灯序号为r1-r8,绿灯序号为g1-g8,黄灯序号为y1-y8),各模式规定如下:XY=00时,系统的显示模式在以下六个节拍间循环:第一节拍,依次点亮奇号红灯(r1亮→r1、r3亮→r1、r3、r5亮→r1、r3、r5、r7亮),其余灯均灭。第二节拍,依次点亮偶号红灯,其余灯均灭。第三节拍,依次点亮奇号绿灯,其余灯均灭。第四节拍,依次点亮偶号绿灯,其余灯均灭。第五节拍,依次点亮奇号黄灯,其余灯均灭。第六节拍,依次点亮偶号黄灯,其余灯均灭。XY=01时,系统的显示在第一、二节拍间循环。XY=10时,系统的显示在第三、四节拍间循环。XY=11时,系统的显示在第五、六节拍间循环。

实验十一示波器多踪显示接口实验目的了解多路模拟开关工作原理及应用。进一步了解示波器显示原理及使用方法。学习调试电路方法及分析能力。预习要求复习定时器、运算放大器、计数器及模拟开关原理和使用。画出原理图中定时器的实际电路,并标出图中管脚号。阅读示波器原理及使用方法参考资料。拟订实验步骤及记录表格。实验说明常见示波器为单踪和双踪两种,如同时要观察两路以上波形可在被测信号和示波器输入端之间加一接口电路。接口电路由时钟产生器、计数器、多路模拟开关及求和运算放大器四部分组成。时钟产生器使用定时电路555,要求输出频率为20KHz～50KHz可调,输出稳定。计数器使用四位二进制计数器电路74LS163,只用2位输出和,有四种状态组合,控制模拟开关的4路信号选通。模拟开关用2片4051模拟开关电路分别接通直流和交流信号。直流信号经过4个电位调节起,使多路输入信号在示波器屏幕上分开,交流信号即是要观察的信号。两个模拟开关的控制端并接,由计数器来的信号控制。运算放大器接成反相求和电路。使两个模拟开关的直流信号和交流信号相加后在输出端送入示波器显示。实验中所用负电源可用555定时器电路产生。图11-1图11-1应用电路中经常要求一个与原电压大小相等,极性相反的,输出电流较小的负电源,利用555能够达到这个要求。图11-1是将输入4.5～16V正电压变成相应负电压的极性反转电路,调节可在一定范围调节输出电压值。实验步骤与任务插接并调试好实验所用负电源(-5V)。按图11-2接线,先不接入S1～S4,调～,在示波器上应显示四条水平亮线。将S1～S4接在一起,输入100Hz,0.3V正弦信号,观察输出端波形。改变输入信号频率(例如:1KHz,10KHz),观察输出波形。S1～S4输入相同频率,不同波形信号(例如:正弦波、三角波、方波等)。观察输出波形。输入不同频率波形,观察输出波形。图11-2

实验十二数字电子钟图11-2实验目的掌握数字电子钟的设计、组装与调试方法。熟悉集成电路的使用方法。设计内容及要求设计一个有＂分＂、＂秒＂、＂时＂(23小时59分59秒)显示、且有校时功能的电子钟。用中小规模集成电路组成电子钟、并在实验箱上进行组装、调试。画出框图和逻辑电路图,写出设计、实验总结报告。选做:闹钟系统．整点报时。在59分51秒、53秒、55秒、57秒输出750HZ音频信号,在59分59秒时输出1000HZ信号,音响持续1秒,在1000HZ音响结束时刻为整点。日历系统。图12-1图12-1数字电子钟的逻辑框图数字电子钟基本原理数字电子钟的逻辑框图如图12-1所示。它由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成,石英晶体振荡器产生的信号经过振荡器作为秒脉冲,秒脉冲送入计数器计数,计数结果经过＂时＂、＂分＂、＂秒＂译码器显示时间。石英晶体振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向上产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而使机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定。这种压电谐振的频率即为晶体振荡器的固有频率。用反相器与石英晶体构成的振荡电路如图12-2所示。利用两个非门G1和G2自我反馈,使它们工作在线性状态,然后利用石英晶体JU来控制振荡频率,同时用电容C1来作为两个非门之间的耦合,两个非门输入和输出之间并接的电阻R1和R2是作为负反馈元件用,由于反馈电阻很小,能够进似认为非门的输出输入压降相等。电容C2是为了防止寄生振荡。例如:电路中的石英震荡频率是4MHz时,则电路的输出频率为4MHz。分频器由于石英晶体振荡器产生的频率很高,要得到秒脉冲,需要用分频电路。例如,振荡器输出4MHz信号,经过D触发器(74LS74)进行4分频变成1MHz,然后送到10分频计数器(74LS90,该计数器能够用8421码制,也能够用5421码制),经过6次10分频而获得1Hz的方波信号作为秒脉冲信号。计数器秒脉冲信号经过6级计数器,分别得到＂秒＂个位,十位,＂分＂个位,十位以及＂时＂个位,十位的计时．＂秒＂、＂分＂计数器为60进制,小时为24进制。60进制计数器:＂秒＂计数器电路与＂分＂计数器电路都是60进制,它由一级10进制计数器和一级6进制计数器和连接构成,应采用两片中规模集成电路74LS90串接起来构成的＂秒、＂分＂计数器。74LS90是10进制计数器,QD1作为10进制的进位信号74LS90计数器是10进制异步计数器,用反馈归零法实现10进制计数,IC2和与非门组成6进制计数。74LS90是在CP信号的下降沿反转计数,QA2和QC2相与0101的下降沿,作为＂分＂、(＂时＂)计数器的输入信号。QB2和QC0高电平1分别送到计数器的清零R0(1),R0(2),74LS90内部的R0(1)和R0(2)与非后清零而使计数器归零,完成6进制计数。2)24进制计数:小时计数电路是24进制计数电路。当＂时＂个位计数输入端CP5来到第10各触发信号时,计数器复零,进位端QD5向＂时＂十位计数器输出进位信号,当第24个＂时＂(来自＂分＂计数器输出的进位信号)脉冲到达时,计数器的状态为＂0100＂,计数器的状态为＂0010＂,此时＂时＂个位计数器的QC5和＂时＂十位计数器的QB6输出为＂1＂。把它们分别送到”时＂计数器的清零端R0(1)和R0(2),经过7490内部的R0(1)和R0(2)与非后清零,计数器复零,完成24进制计数。译码器译码是把给定的代码进行翻译。计数器采用的码制不同,译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灯灭输入RBI,灭灯输入／动态灭灯输出BI／RBO,当LT=0时,74LS48的输出全＂1＂。74LS48的使用方法参照该器件功能的介绍(参看TTL手册)。74LS48的输入端和计数器对应的输出端、74LS48的输出端和七段显示器的对应段相连。显示器本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极和共阴极显示器。74LS48译码器对应的显示器是共阴(接地)显示器。调试要点组装时注意:器件管脚的连接一定要准确,＂悬空端＂、＂清零端＂、＂置一端＂要正确处理,调试步骤和方法如下:用示波器检验石英晶体振荡器的输出信号和频率,晶振输出频率应为4MHz。将频率为4MHz的信号送入分频器,并用示波器检查各级分频器的输出频率是否符合设计要求。将1秒信号分别送入＂时＂、＂分＂、＂秒＂计数器,检查各级计数器的工作情况。观察校时电路的功能是否满足校时要求。当分频器和计数器调试正常后,观察电子钟是否准确正常的工作。供参考选择的元器件七段显示器(共阳极)6片74LS486片74LS9012片4MHz石英晶振 1片74LS10,74LS0012片74LS041片74LS741片电阻、电容、导线等

实验十三数字电压表实验目的掌握数字电压表的设计、组装与调试方法。熟悉集成电路MC14433,MC1413,CD4511和MC1403的使用方法,并希望其工作原理。设计内容及要求设计数字电压表电路测量范围:直流电压0V～1.999V,0V～19.99V,0V～199.9V,0V～1999V。组装调试位数字电压表。画出数字电压表电路图,写出总结报告。选出内容:自动切换量程。数字电压表的基本原理数字电压表是将被测模拟量转换为数字量,并进行实时数字显示。该系统(如图13-1所示)可采用MC14433－位A/D转换器、MC1413七路达林顿驱动器阵列、CD4511BCD到七段锁存－译码－驱动器、能隙基准电源MC1403和共阴极LED发光数码管组成。图13-1位双积分型数字电压表电路原理图本系统是位数字电压表,位是指十进制数0000～1999,所谓3位是指个位、十位、百位,其数字范围均为0～9。而所谓半位是指千位数,它不能从0变化到9,而只能由0变到1,即二值状态,因此称为半位。各部分的功能如下:A/D转换器:将输入的模拟信号转换成数字信号。基准电源:提供精密电压,供A/D转换器作参考电源。译码器:将二－十进制(BCD)码转换成七段信号。驱动器:驱动显示器的a,b,c,d,e,f,g七个发光段,推动发光数码管(LCD)进行显示。显示器:将译码器输出的七段信号进行数字显示,读出A/D转换结果。工作过程如下:数字电压表经过位选信号DS1～DS4进行动态扫描显示,由于MC14433电路的A/D转换结果是采用BCD码多路调制方法输出,只要配上一块译码器,就能够将转换结果以数字方式实现四位数字的LED发光数码管动态扫描显示。DS1～DS4输出多路调制选通脉冲信号,DS选通脉冲位高电平,则表示对应的数位被选通,此时该位数据在Q0～Q3端输出。每个DS选通脉冲高电平宽度为18个时钟脉冲周期,两个相临选通脉冲之间间隔2个时钟脉冲周期。DS和EOC的时序关系是在EOC脉冲结束后,紧接着是DS1的输出正脉冲。以下依次为DS2,DS3和DS4。其中DS1对应最高位(MSD),DS4则对应最低位(LSD)。在对应DS2,DS3和DS4选通期间,Q0～Q3输出BCD全位数据,即以8421码方式输出对应的数字0～9。在DS1选通期间,Q0～Q3输出千位的半位数0或1及过量程、欠量程和极性标志信号。在位选信号DS1选通期间Q0～Q3的输出内容如下:Q3表示千位,Q3=0代表千位数的数字显示为1,Q3=1代表千位数的数字显示为0。Q2表示被测电压的极性,Q2的电平为1,表示极性为正,既Vx,Q2的电平为0,表示极性为负,即Vx＜0。显示数的负信号(负电压)由MC1413中的一只晶体管控制,符号位的”－”阴极与千位的阴极接在一起,当输入信号Vx为负电压时,Q2输出为”0”,Q2符号控制位使得驱动器不工作,经过限流电阻RM使显示器的”－”(即g段)点亮;当输入信号Vx为正电压时,Q2端输出置”1”控制位使达林顿驱动器导通,电阻RM接地,使”－小数点显示是由正电源经过限流电阻供电燃亮小数点。若量程不同则选通对应的小数点。过量程是当输入电压Vx超过量程范围时,输出过量程标志信号。当＝0时,＞1999,则溢出。＞则输出低电平。当＝1时,表示＜。平时为高电平,表示被测量在量程内。MC14433的端与MC4511的消隐端直接相连,当Vx超出量程范围时,输出低电平,即＝0,＝0,MC4511译码器输出全0,使发光数码管显示数字熄灭,而负号和小数点依然发亮。器件简介位A/D转换器―――MC14433在数字仪表中,MC14433电路是一个低功耗位双积分式A/D转换器。MC14433A/D转换器主要由模拟部分和数字部分组成。使用时只要外接两个电阻和两个电容就能执行位A/D的转换。A/D转换周期约需16000个时钟脉冲数,若时钟频率为48KHz,则每秒可转换3次,若时钟频率为86KHz,则每秒可转换4次。MC14433采用24引线双列直插式封装,为引线排列如图13-5所示,各引脚端功能说明如下:1端:,模拟地,是高阻输入端,作为输入被测电压Vx和基准电压的参考点地。2端:,基准电压端,是外接基准电压输入端,若此端加一个大于5个时钟周期的负脉冲(电平),则系统复位到转换周期的起点。3端:Vx,是被测电压输入端。4端:,为接积分电阻端。5端:/,外接积分元件电阻和电容的接点。6端:,外接积分电容端,积分波形由该端输出。7和8端:C01和C02,外接失调补偿电容端。推荐该两端外接失调补偿电容取0.1μF。9端:DU,实时输出控制端,主要控制转换器结果的输出,若再双积分放电周期即阶段5开始前,在DU端输入一正脉冲,则该周期转换结果将被送入输出锁存器并经多路开关输出,否则输出端继续输出锁存器中原来的转换结果,若干经过一电阻和EOC短接,则每次转换的结果都将被输出。10端:,时钟信号输入端。11端:,时钟信号输出端。12端:,负电源端,是整个电路的电源最负端,主要作为模拟电路部分的负电源,该端典型电流约为0.8mA,所有输出驱动电路的电流不断流过该端,而是流向端。13端:,负电源端。14端:EOC,转换周期结束标志输出端,每一A/D转换周期结束,EOC端输出一正脉冲,其脉冲宽度为时钟信号周期的。15端:,过量程标示输出端,当＞时,输出低电平,正常量程内为高电平。16～19端:对应为DS1～DS4,分别是多路调制选通脉冲信号个位、十位、白位和千位输出端。当DS端输出高电平时,表示此刻Q0～Q3输出BCD代码是该对应位上的数据。20～23端:对应为Q0～Q3,分别是A/D转换器结果数据输出BCD代码的最低位(LSB)、次低位、次高位和最高位输出端。24端:,整个电路的正电源端。七段锁存－译码－驱动器CD4511CD4511是专用于将二－十进制代码(BCD)转换成七段显示信号的专用标准译码器,它由四位闩锁、七个译码电路和驱动器三部分组成。四位闩锁(LATCH):她的功能是将输入的A,B,C和D代码寄存起来,该电路具有锁存功能,在锁存允许端LE端(即LATCHENABLE)控制下起闩锁电路的作用。当LE=1时,闩锁器出于锁存状态,四位闩锁封锁输入,此时它的输出为前一次LE=0时输入的BCD码;当LE=0时,闩锁器出于选通状态,输出即为输入的代码。由此可见,利用LE端的控制作用能够将某一时刻的输入BCD代码寄存下来,使输出不再根据输入变化。七段译码电路:将来自四位闩锁输出的BCD代码译成七段显示码输出,MC4511中七段译码器有两个控制端:(LAMPTEST)灯测试端。当＝0时,七段译码器输出全1,发光数码管各段全亮显示;当＝1时,译码器输出状态由端控制。(BLANKING)消隐端。当＝0时,控制译码器为全0输出,发光数码管各段熄灭。＝1时,译码器正常输出,发光数码管正常显示。上述两个控制端配合使用,可使译码器完成显示上的一些特殊功能。驱动器:利用内部设置的NPN管构成的射极输出器,加强驱动能力,是译码器输出驱动电流可达20mACD4511电源电压的范围为5V～15V。它可与NMOS电路或TTL电路兼容工作。CD4511采用16引线双列直插式封装。使用CD4511时应注意输出端不允许短路,应用时电路输出端需外接限流电阻。七路达林顿驱动器阵列MC1413MC1413采用NPN达林顿复合晶体管的结构,因此具有很高的电流增益和很高的输入阻抗,可直接接受MOS或CMOS集成电路的输出信号,并把电压信号转换成足够大的电流信号驱动负载。该电路内含有7个集电极开路反相器(也称OC门)。它采用16引脚的双列直插式封装。每一驱动器输出端均接有一释放电感负载能量的抑制二极管。高精度低漂移能隙基准电源MC1403MC1403的输出电压的温度系数为零,即输出电压与温度无关。该电路的特点是:1)温度系数小;2)噪声少;3)输入电压范围大,稳定性能好,当输入电压从＋4.5V变化到＋15V时,输出电压值变化所量＜3mV;4)输出电压值准确度较高,值在2.475V～2.525V以内;5)压差小,适用于低压电源;6)负载能力小,该电源最大输出电流为10mA。MC1403用8条引线双列直插标准封装。测试要点加电源电压。＝+5V,＝-5V。用示波器观察MC14433的11脚时钟频率。调整使＝66KHz。采用稳压电源,调整其输出电压为1.999V或199mV,以此作为模拟量输入信号Vx,此值需用标准数字电压表监控,然后调整基准电压的电位器,使LED显示量为1.999V或199mV,此时将电位器置固定好。观察MC14433第6脚处的积分波形。调整电阻值使Vx为1.999V或199mV时,积分器输出既不饱和,又能得到最大不失真的摆幅。检查自动调零功能。当MC14433的端子Vx与短路或Vx端没有信号输入时,LED显示器应显示0000。检查超量程溢出功能。调节Vx值,当Vx为2V(或＞,观察LED发光数码管有否闪烁显示告警作用,此时端应为低电平。检查自动极性转换功能。将＋1.999V和－1.999V先后加到Vx端,两次读数之差为翻转误差,根据MOTOROLA公司规定,正负极性转换时允许个位有1个字的误差。测试线性度误差。将输入信号Vx从0V增大到1.999V,输出几个采样值,其Vx值用标准数字电压表监视,然后与LED显示数值相比较,其最大偏差为线性误差。将信号电压Vx极性变反,重复步骤(8)。当MC14433的9与14脚直接相连时,观察EOC信号有否?当DU端置”0”时,观察LED显示数字是否锁存。调试分压器,检查各量程是否准确。供参考选择的元器件MC14433 1片CD4511 1片MC1413 1片MC1403 1片CC4051 1片74LS194 1片LM324 1片七段显示器 4片电阻、电容、导线等

实验十四ispLSI器件在数字频率计中的应用实验目的掌握ISPLII器件的工作原理,学会用ISPLSI器件设计控制系统。学会用ISPSynarioSystem(或PDS)软件设计控制系统。设计内容及要求用ispLIS器件设计数字频率计。设计一个4位十进制数字式频率计,其测量范围为9.999kHz、99、9kHz、999.9kHz、9999.9kHz。测量范围设置99.99kHz时,当读数大于99.99时,频率计处于超量程状态,此时自动切换量程电路使量程增大一档。在最高档测试时,读数大于9999应显示超量程报警。测量范围设置99.99kHz时,当读数小于0.90时,频率计处于欠量程状态,此时自动切换量程电路使量程自动减小一档。在最小档长上测试时,应能测试0.001kHz的频率。(其它各档自动切换量程类同,注意各档小数点的位置)。小数点位置随量程变更自动移位。数字频率计系统数字频率计由4个基本单元组成:可控制的计数锁存、译码显示系统、石英晶体振荡器及多级分频系统,带衰减的放大整形系统和闸门电路。由晶体振荡器.多级分频系统及门控电路得到具有固定宽度T的方波脉冲作门控信号,时间基准T称为闸门时间。宽度为T的方波脉冲控制闸门(与门)的一个输入端B。被测信号频率为fx,它的周期为Tx,该信号经放大整形后变成序列窄脉冲送到闸门另一端A,当门控信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控信号相”与”经过闸门,在闸门输出端C产生的脉冲信号送到计数器,计数器开始计数,直到门控信号结束,闸门关闭。单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2的暂态清0。若取闸门时间T内经过闸门的信号脉冲个数为N。则锁存器中的锁存计数N=T/Tx=Tfx(14-1)fx=N/T(14-2)测量频率是按照频率的定义进行的,若T=1秒,计数器显示的数字fx=N。若取T=0.1s,经过闸门的脉冲个数仍为N时,则Fx=N1/0.1=10N1(N1是闸门时间为0.1s时经过闸门的脉冲个数)。由此可见闸门时间决定量程,能够经过闸门时基选择开关选择,选择T大一些,测量准确度就