CN113489486B 片内晶振校准电路及校准方法 （青芯半导体科技(上海)有限公司）

(19)国家知识产权局(12)发明专利验区祖冲之路2305号B幢608室(房产登记证为5层)所(特殊普通合伙)31313待测芯片100待测芯片100模块10步长控厂20模块30待校准时钟中控机台本发明提供了一种片内晶振校准电路及校根据比较结果通过逐次逼近算法生成步长控制2时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准所述时钟比较模块包括参考计数器，被配置为由参考时钟驱动以计数；待校准计数器，被配置为由待校准时钟驱动以计数；以及比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值大小，以得到比较结果，所述状态控制模块包括：控制模块，被配置为根据参考时钟和目标校准值的比较值，换算目标校准值对应的参考计数器的计数值，以供时钟比较模块将该计数值与待校准计数器的计数值进行比较；以及逐次逼近算法实现模块，被配置为通过检测时钟比较模块将该计数值与待校准计数器的计数值进行比较的结果，产生步长控制信号及实现状态转换；步长控制模块根据步长控制信号调节待校准晶振，以逐步缩小待校准时钟与目标时钟频率的误其中逐次逼近算法实现模块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如下：校准开始前，在待校准晶振的控制寄存器中存储待校准初始值；时钟比较模块接收到校准开始指令后，开启第一次时钟比较；若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调慢待校准晶振；以及若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调快待校准晶振；根据第一次时钟比较的比较结果，以第一步长调整待校准初始值后，时钟比较模块进行多次时钟比较；若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则转换状态减小步长后进行反方向调整。2.如权利要求1所述的片内晶振校准电路，其特征在于，所述待校准晶振向时钟比较模块提供待校准时钟；步长控制模块根据步长控制信号生成不同步长的校准信号；步长控制模块将不同步长的校准信号提供至待校准晶振，以调节所述待校准晶振的时钟频率。3.如权利要求2所述的片内晶振校准电路，其特征在于，还包括中控机台，中控机台被配置为执行以下动作：通过IO接口向时钟比较模块提供参考时钟，以及通过控制接口向时钟比较模块提供目标校准值和读取校准结果。34.如权利要求3所述的片内晶振校准电路，其特征在于，所述片内晶振校准电路与待校准晶振共同集成在待测芯片中；所述中控机台位于待测芯片外部。5.如权利要求1所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：步长的减小包括：根据前次调整的步长进行减半。6.如权利要求5所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：若待校准初始值对应的计数值等于目标校准值对应的参考计数器的计数值，或两者差值落入误差范围内后，或连续两次比较结果与前次的比较结果相异，计算最后两次调整所对应的待校准初始值相加之后的平均值，作为最终的待校准晶振的控制寄存器的配置值；以及逐次逼近算法执行过程中，若调整待校准晶振的控制寄存器的值溢出，则以失败标识完成校准。7.如权利要求1所述的片内晶振校准电路，其特征在于，逐次逼近算法还包括：根据第一次时钟比较的比较结果，以第一步长N调整待校准初始值后，时钟比较模块进行第i次时钟比较，其中i为大于1的正整数；若逐次逼近算法实现模块判断得到，第i次的比较结果与第i-1次的比较结果相同，则控制步长控制模块生成第一步长N,以使步长控制模块继续以第一步长N及与第i-1次相同的调节方向调整待校准初始值，直至第j次的比较结果与第j-1次的比较结果不同，其中j为不小于i的正整数；若逐次逼近算法实现模块判断得到，第j次的比较结果与第j-1次的比较结果不同，则控制步长控制模块生成第二步长N/2,以使步长控制模块继续以第二步长N/2及与第j-1次相反的调节方向调整待校准初始值，直至第k次的比较结果与第k-1次的比较结果不同，其中k为不小于j的正整数；若逐次逼近算法实现模块判断得到，第k次的比较结果与第k-1次的比较结果不同，则控制步长控制模块生成第三步长N/4,以使步长控制模块继续以第三步长N/4及与第k-1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m-1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作a,其中m为不小于k的正整数；以及若逐次逼近算法实现模块判断得到，第m次的比较结果与第m-1次的比较结果不同，则控制步长控制模块生成第四步长N/8,以使步长控制模块继续以第四步长N/8及与第m-1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h-1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作b,其中h为不小于m的正整数；最终的待校准晶振的控制寄存器的配置值为(a+b)/2取整后的值。使时钟比较模块对待校准时钟和参考时钟进行比较，以得到比较结果并向状态控制模块提供比较结果；使状态控制模块根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模使步长控制模块根据步长控制信号生成校准信号，以向待校准晶振提供校准信号，4其中逐次逼近算法的实现步骤如下：校准开始前，在待校准晶振的控制寄存器中存储待校准初始值；时钟比较模块接收到校准开始指令后，开启第一次时钟比较；若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调慢待校准晶振；以及若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长，步长控制模块在待校准初始值的基础上，以第一步长调快待校准晶振；根据第一次时钟比较的比较结果，以第一步长调整待校准初始值后，时钟比较模块进行多次时钟比较；若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则转换状态减小步长后进行反方向调整。5片内晶振校准电路及校准方法技术领域[0001]本发明涉及集成电路技术领域，特别涉及一种基于逐次逼近算法的片内晶振校准电路及校准方法。背景技术[0002]实际制造的包含片内晶振的芯片，由于工艺偏差的存在，芯片中晶振电路产生的时钟信号频率与设计期待的时钟频率存在各种偏差，而对于需要精准时钟的芯片，内部晶振电路需要进行校准。[0003]实际的片内晶振电路可以通过一系列开关来调整片内电路的电容，通过改变电容来改变时钟频率，进而达到校准时钟频率的目的，这些开关可以使用寄存器控制。[0004]如图1所示，一种常用的测试方法是中控机台通过控制接口发送测试指令，把待测芯片的片内晶振的时钟信号(输出时钟)输出到中控机台，中控机台使用参考精准时钟信号与输出的晶振信号进行对比，通过逐步控制调整片内晶振实现校准，这种校准方法校准时间长，且IO口输出的频率和精度受到IO口的限制。[0005]例如中国发明专利CN103116124B提供了一种芯片校准方法，该方法在在时钟比较过程中要找到最优解，对于在一定范围内符合的有效值没有提供解决方法，且校准过程中步长固定，不利于提高校准效率和提高精度。发明内容[0006]本发明的目的在于提供一种片内晶振校准电路及校准方法，以解决现有的片内晶振校准方法校准时间长的问题。[0007]为解决上述技术问题，本发明提供一种片内晶振校准电路，包括：[0008]时钟比较模块，被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块提供比较结果；[0009]状态控制模块，被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及[0010]步长控制模块，被配置为根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。[0011]可选的，在所述的片内晶振校准电路中，所述待校准晶振向时钟比较模块提供待校准时钟；[0012]步长控制模块根据步长控制信号生成不同步长的校准信号；以及[0013]步长控制模块将不同步长的校准信号提供至待校准晶振，以调节所述待校准晶振的时钟频率。[0014]可选的，在所述的片内晶振校准电路中，还包括中控机台，中控机台被配置为执行以下动作：[0015]通过IO接口向时钟比较模块提供参考时钟，以及6[0016]通过控制接口向时钟比较模块提供目标校准值和读取校准结果。[0017]可选的，在所述的片内晶振校准电路中，所述片内晶振校准电路与待校准晶振共同集成在待测芯片中；[0018]所述中控机台位于待测芯片外部。[0019]可选的，在所述的片内晶振校[0020]参考计数器，被配置为由参考时钟驱动以计数；[0022]比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值，以得到比较结果。[0024]控制模块，被配置为根据参考时钟和目标校准值的比较值，换算目标校准值对应的参考计数器的计数值，以供时钟比较模块将该计数值与待校准计数器的计数值进行比[0025]逐次逼近算法实现模块，被配置为通过检测时钟比较模块将该计数值与待校准计数器的计数值进行比较的结果，产生步长控制信号；[0026]步长控制模块根据步长控制信号调节待校准晶振，以逐步缩小待校准时钟与目标时钟频率的误差，逼近目标时钟频率。[0027]可选的，在所述的片内晶振校准电路中，逐次逼近算法实现模块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如下：[0028]校准开始前，在待校准晶振的控制寄存器中存储待校准初始值；[0029]时钟比较模块接收到校准开始指令后，开启第一次时钟比较；[0030]若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长N,步长控制模块在待校准初始值的基础上，以第一步长N调慢待校准晶振；以及[0031]若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长N,步长控制模块在待校准初始值的基础上，以第一步长N调快待校准晶振。[0033]根据第一次时钟比较的比较结果，以第一步长调整待校准初始值后，时钟比较模块进行多次时钟比较；[0034]若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则减小步长后进行反方向调整。[0036]步长的减小包括：根据前次调整的步长进行减半。[0038]若待校准初始值对应的计数值等于目标校准值对应的参考计数器的计数值，或两者差值落入误差范围内后，或连续两次比较结果与前次的比较结果相异，计算最后两次调整所对应的待校准初始值相加之后的平均值，作为最终的待校准晶振的控制寄存器的配置7[0039]逐次逼近算法执行过程中，若调整待校准晶振的控制寄存器的值溢出，则以失败标识完成校准。[0041]根据第一次时钟比较的比较结果，以第一步长N调整待校准初始值后，时钟比较模块进行第i次时钟比较，其中i为大于1的正整数；[0042]若逐次逼近算法实现模块判断得到，第i次的比较结果与第i-1次的比较结果相同，则控制步长控制模块生成第一步长N,以使步长控制模块继续以第一步长N及与第i-1次相同的调节方向调整待校准初始值，直至第j次的比较结果与第j-1次的比较结果不同，其中j为不小于i的正整数；[0043]若逐次逼近算法实现模块判断得到，第j次的比较结果与第j-1次的比较结果不同，则控制步长控制模块生成第二步长N/2,以使步长控制模块继续以第二步长N/2及与第j-1次相反的调节方向调整待校准初始值，直至第k次的比较结果与第k-1次的比较结果不[0044]若逐次逼近算法实现模块判断得到，第k次的比较结果与第k-1次的比较结果不同，则控制步长控制模块生成第三步长N/4,以使步长控制模块继续以第三步长N/4及与第k-1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m-1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作a,其中m为不小于k的正整[0045]若逐次逼近算法实现模块判断得到，第m次的比较结果与第m-1次的比较结果不同，则控制步长控制模块生成第四步长N/8,以使步长控制模块继续以第四步长N/8及与第m-1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h-1次的比较结果不同，保存此时待校准晶振的控制寄存器中存储待校准初始值记作b,其中h为不小于m的正整[0046]最终的待校准晶振的控制寄存器的配置值为(a+b)/2取整后的值。[0048]使时钟比较模块对待校准时钟和参考时钟进行比较，以得到比较结果并向状态控制模块提供比较结果；[0049]使状态控制模块根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及[0050]使步长控制模块根据步长控制信号生成校准信号，以向待校准晶振提供校准信[0051]在本发明提供的片内晶振校准电路及校准方法中，通过比较待校准时钟和参考时钟得到比较结果，并通过逐次逼近算法生成步长控制信号，根据步长控制信号生成校准信[0052]本发明采用了逐次逼近算法，该算法的工作原理为：参考时钟和期待校准后的时钟(目标校准值)存在一定的关系，从而在参考时钟计数达到某个值情况下，能换算出待校准时钟的目标校准值，该目标校准值可以从外面控制接口给出，从而能适应各种工艺的调[0053]本发明可以实现片内晶振的自动校准，经过逐次逼近后，能找到一定范围内符合8要求的有效值。通过计算待校准晶振的控制寄存器中存储待校准初始值a和b的平均值，作为最终的待校准晶振的控制寄存器的配置值，本发明避免了传统方法中由于时钟偏差，时钟比较过程中的计数值和目标校准值可能始终不相等而导致校准无法完成的情况。[0054]本发明可以根据精度和速度的要求来权衡增加或减少逼近次数，例如当精度要求较高或速度要求不高时，最小步长可调整至第五步长N/16,反之，当精度要求不高或速度要求较高时，最小步长可调整至第三步长N/4,最终配置值以最终2～3个步长对应的待校准初始值来求取平均值，本领域技术人员可根据工艺需求进行调配，上述方案均在本发明的保护范围内，通过上述灵活的可选方案，本发明对各种工艺偏差下的适配能力强。[0055]本发明的时钟比较模块仅通过少量比较器，以及步长控制模块中仅需要部分加减法器即可实现校准，在状态控制模块中，仅通过时钟比较结果维护状态机跳转就可实现，整个片内晶振校准实现比较简单，而且在逐次逼近的调整中，即使某次时钟意外受到干扰导致比较结果出错，下一步中也能纠正回来，从而具备一定的容错能力。附图说明[0056]图1是现有的片内晶振校准电路示意图；[0057]图2是本发明一实施例片内晶振校准电路示意图；[0058]图3是本发明另一实施例片内晶振校准方法示意图；[0059]图中所示：10-时钟比较模块；20-步长控制模块；30-状态控制模块；40-待校准晶具体实施方式[0060]下面结合具体实施方式参考附图进一步阐述本发明。[0061]应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下[0063]在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。[0065]在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相9[0067]另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。[0068]以下结合附图和具体实施例对本发明提出的片内晶振校准电路及校准方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。[0069]另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。[0070]本发明的目的在于提供一种片内晶振校准电路及校准方法，以解决现有的片内晶振校准方法校准时间长的问题。[0071]为实现上述目的，本发明提供了一种片内晶振校准电路及校准方法，包括：使时钟比较模块对待校准时钟和参考时钟进行比较，以得到比较结果并向状态控制模块提供比较结果；使状态控制模块根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块提供步长控制信号；以及使步长控制模块根据步长控制信号生成校准信号，以向待校准晶振提供校准信号。[0072]本发明的实施例提供一种片内晶振校准电路，构造如图2所示，包括：时钟比较模块10,被配置为比较待校准时钟和参考时钟，以得到比较结果并向状态控制模块30提供比较结果；状态控制模块30,被配置为根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块20提供步长控制信号；以及步长控制模块20,被配置为根据步长控制信号生成校准信号，以向待校准晶振40提供校准信号。[0073]在本发明的一个实施例中，在所述的片内晶振校准电路中，所述待校准晶振40向时钟比较模块10提供待校准时钟；步长控制模块20根据步长控制信号生成不同步长的校准信号；以及步长控制模块20将不同步长的校准信号提供至待校准晶振40,以调节所述待校准晶振40的时钟频率。[0074]在本发明的一个实施例中，在所述的片内晶振校准电路中，还包括中控机台200,中控机台200被配置为执行以下动作：通过IO接口向时钟比较模块10提供参考时钟，以及通过控制接口向时钟比较模块10提供目标校准值和读取校准结果。[0075]在本发明的一个实施例中，在所述的片内晶振校准电路中，所述片内晶振校准电路与待校准晶振40共同集成在待测芯片100中；所述中控机台200位于待测芯片100外部。[0076]在本发明的一个实施例中，在所述的片内晶振校准电路中，所述时钟比较模块10包括：参考计数器，被配置为由参考时钟驱动以计数；待校准计数器，被配置为由待校准时钟驱动以计数；以及比较器，被配置为比较参考计数器的计数值和待校准计数器的计数值，以得到比较结果。[0077]在本发明的一个实施例中，在所述的片内晶振校准电路中，状态控制模块30包括：控制模块，被配置为根据参考时钟和目标校准值的比较值，换算目标校准值对应的参考计数器的计数值，以供时钟比较模块10将该计数值与待校准计数器的计数值进行比较；以及逐次逼近算法实现模块，被配置为通过检测时钟比较模块10将该计数值与待校准计数器的计数值进行比较的结果，产生步长控制信号；步长控制模块根据步长控制信号调节待校准晶振，以逐步缩小待校准时钟与目标时钟频率的误差，逼近目标时钟频率。[0078]在本发明的一个实施例中，在所述的片内晶振校准电路中，逐次逼近算法实现模块控制各个校准的状态且实现逐次逼近算法的状态转换，逐次逼近算法的实现步骤如图3所示，包括：校准开始前，在待校准晶振40的控制寄存器中存储待校准初始值；时钟比较模块10接收到校准开始指令后，开启第一次时钟比较；若待校准初始值对应的计数值大于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟快于目标校准值，则逐次逼近算法实现模块生成第一步长N,步长控制模块20在待校准初始值的基础上，以第一步长N调慢待校准晶振40;以及若待校准初始值对应的计数值小于目标校准值对应的参考计数器的计数值，则比较结果为待校准时钟慢于目标校准值，则逐次逼近算法实现模块生成第一步长N,步长控制模块20在待校准初始值的基础上，以第一步长N调快待校准晶振40。[0079]在本发明的一个实施例中，如图3所示，在所述的片内晶振校准电路中，逐次逼近算法还包括：根据第一次时钟比较的比较结果，以第一步长N调整待校准初始值后，时钟比较模块10进行第i次时钟比较，其中i为大于1的正整数；若逐次逼近算法实现模块判断得到，某次的比较结果与前次的比较结果相同则继续以相同方向进一步调整，否则减小步长后进行反方向调整。步长的减小包括：根据前次调整的步长进行减半。[0080]在本发明的一个实施例中，若待校准初始值对应的计数值等于目标校准值对应的参考计数器的计数值，或两者差值落入误差范围内后，或连续两次比较结果与前次的比较结果相异，计算最后两次调整所对应的待校准初始值相加之后的平均值，作为最终的待校准晶振的控制寄存器的配置值；以及逐次逼近算法执行过程中，若调整待校准晶振的控制寄存器的值溢出，则以失败标识完成校准。[0081]在本发明的一个实施例中，根据第一次时钟比较的比较结果，以第一步长N调整待校准初始值后，时钟比较模块进行第i次时钟比较，其中i为大于1的正整数；若逐次逼近算法实现模块判断得到，第i次的比较结果与第i-1次的比较结果相同，则控制步长控制模块20生成第一步长N,以使步长控制模块20继续以第一步长N及与第i-1次相同的调节方向调整待校准初始值，直至第j次的比较结果与第j-1次的比较结果不同，其中j为不小于i的正整数；若逐次逼近算法实现模块判断得到，第j次的比较结果与第j-1次的比较结果不同，则控制步长控制模块20生成第二步长N/2,以使步长控制模块20继续以第一步长N/2及与第j-1次相反的调节方向调整待校准初始值，直至第k次的比较结果与第k-1次的比较结果不同，其中k为不小于j的正整数；若逐次逼近算法实现模块判断得到，第k次的比较结果与第k-1次的比较结果不同，则控制步长控制模块20生成第二步长N/4,以使步长控制模块20继续以第一步长N/4及与第k-1次相反的调节方向调整待校准初始值，直至第m次的比较结果与第m-1次的比较结果不同，保存此时待校准晶振40的控制寄存器中存储待校准初始值记作a,其中m为不小于k的正整数；以及若逐次逼近算法实现模块判断得到，第m次的比较结果与第m-1次的比较结果不同，则控制步长控制模块20生成第二步长N/8,以使步长控制模块20继续以第一步长N/8及与第m-1次相反的调节方向调整待校准初始值，直至第h次的比较结果与第h-1次的比较结果不同，保存此时待校准晶振40的控制寄存器中存储待校准初始值记[0082]在本发明的一个实施例中，在所述的片内晶振校准电路中，逐次逼近算法还包括：计算待校准晶振40的控制寄存器中存储待校准初始值a和b的平均值，作为最终的待校准晶11振40的控制寄存器的配置值；以及逐次逼近算法执行过程中，若调整待校准晶振40的控制寄存器的值溢出，则以失败标识完成校准。[0083]本发明还提供一种片内晶振校准方法，包括：使时钟比较模块10对待校准时钟和参考时钟进行比较，以得到比较结果并向状态控制模块30提供比较结果；使状态控制模块30根据比较结果通过逐次逼近算法生成步长控制信号，以向步长控制模块20提供步长控制信号；以及使步长控制模块20根据步长控制信号生成校准信号，以向待校准晶振40提供校准信号。[0084]在本发明提供的片内晶振校准电路及校准方法中，通过比较待校准时钟和参考时钟得到比较结果，并通过逐次逼近算法生成步长控制信号，根据步长控制信号生成校准信[0085]本发明采用了逐次逼近算法，该算法的工作原理为：参考时钟和期待校准后的时钟(目标校准值)存在一定的关系，从而在参考时钟计数达到某个值情况下，能换算出待校准时钟的目标校准值，该目标校准值可以从外面控制接口给出，从而能适应各种工艺的调[0086]本发明可以实现片内晶振的自动校准，经过逐次逼近后，能找到一定范围内符合要求的有效值。通过计算待校准晶振40的控制寄存器中存储待校准初始值a和b的平均值，作为最终的待校准晶振40的控制寄存器的配置值，即最终的待校准晶振的控制寄存器的配置值为(a+b)/2取整后的值。本发明避免了传统方法中由于时钟偏差，时钟比较过程中的计数值和目标校准值可能始终不相等而导致校准无法完成的情况。[0087]在本发明的一些实施例中，可以根据精度和速度的要求来权衡增加或减少逼近次长N/2-¹,反之，当精度要求不高或速度要求较高时，最小步长可调整至第三步长N/4,最终配置值以最终2～3个步长对应的待校准初始值来求取平均值。在本发明的实施例中，两个相邻步长可以不是减半的关系，只需要满足后一步长小于前一步长即落入本发明的保护范围。本领域技术人员可根据工艺需求进行调配，上述方案均在本发明的保护范围内，通过上述灵活的可选方案，本发明对各种工艺偏差下的适配能力强。[0088]本发明的时钟比较模块10仅通过少量比较器，以及步长控制模块20中仅需要部分加减法器即可实现校准，在状态控制模块30中，仅通过时钟比较结果维护状态机跳转就可实现，整个片内晶振校准实现比较简单，而且在逐次逼近的调整中，即使某次时钟意外受到干扰导致比较结果出错，下一步中也能纠正回来，从而具备一定的容错能力。[0089]具体的，本发明时钟比较模块10里面定义了参考时钟和待校准时钟驱动的计数器和比较器。状态控制模块30包含控制和逐次逼近算法的实现模块，通过检测时钟比较模块10的结果，产生步长控制信号。步长控制模块20根据状态控制模块30的控制来调整步长，输出给待校准晶振40,调整晶振的频率。状态控制模块30控制各个校准的状态且实现逐次逼近算法的状态转换如图3所示。该算法的实现步骤如下：[0090]校准开始时，待校准晶振40的控制寄存器存在某一初始值。接收到校准开始指令后，开启一次时钟比较，如果计数值大于目标值说明待校准时钟偏快，则以待校准晶振40的控制寄存器的初始值的基础上，以较大步长N来向下调整，如果计数值小于目标值说明待校准时钟偏慢，则以较大步长N来向上调整。以下步骤以计数值大于目标值为例继续说明后续过程，计数值小于目标值的过程与之相反。[0091]当以步长N向下调整后，再一次进行时钟比较，如果计数值仍大于目标值，则继续以步长N向下调整晶振频率，直到计数值小于目标值为止然后进入步骤3。此过程中如果调整寄存器值溢出则以失败标识完成校准。[0092]经过步骤2调整后，以步长N/2向上调整晶振频率，再一次进行时钟比较，如果计数值仍小于目标值，则继续以步长N/2向上调整晶振频率，直到计数值大于目标值为止然后进入步骤4。此过程中如果调整寄存器值溢出则以失败标识完成校准。[0093]经过步骤3调整后，以步长N/4向下调整晶振频率，再一次进行时钟