《数字电路的分析与实践》课件-分频器的设计仿真与装调

任务4.4分频器的设计仿真与装调数字信号分频原理数字系统常用复位电路目录分频器的设计项目4小结一、数字信号分频原理数字信号的N分频是指将原信号频率降低为原来的N分之一。实现分频功能的电路称为分频器。

触发器可以用作最基本的分频器。概念一、数字信号分频原理

CP下降沿触发的一位T’触发器可进行数字信号的2分频，它的输出Q就是输入时钟CP的2分频信号，分析过程和时序图如下。T’触发器的特性方程是：Qn+1=Qn（CP下降沿有效）也就是说，CP每个周期到来，T’触发器输出Q信号翻转一次。CP每两个周期，T’触发器的输出Q就完成一个周期所需的两次翻转，完整地变化了一次。即CP两个周期对应Q的一个周期，则Q的频率是CP频率的二分之一。原理分析_一、数字信号分频原理将T’触发器串接，预分频数字信号作为第一位T’触发器的时钟CP0，第一位T’触发器的输出Q作为第二位T’触发器的时钟，以此类推，总是使前一触发器的Q作为后一触发器的时钟信号，每个触发器实现2分频。设共使用M位T’触发器，则最末位触发器输出QM-1的频率和CP0频率关系为：结论二、数字系统中常用的复位电路上电复位是指接通电源后的一定时间内（单位通常是毫秒ms或微秒μs），系统或模块自动执行复位操作。上电复位电路通常利用电容器的充电过程来实现，其输出送往系统或模块的复位控制端。1、上电复位电路输出OUT在接通电源时为低电平，充电完成时为高电平，适用于复位控制端低电平有效的场合。接通电源的瞬间，复位电路输出端OUT输出高电平。充电结束时OUT输出低电平。适用于复位控制端高电平有效的场合。二、数字系统中常用的复位电路手动复位是指系统或模块运行过程中的任意时刻，通过按动复位按键开关，使其执行复位操作。

手动复位电路一般是在上电复位电路的基础上，在电容器两端并联自动复位按钮开关，通过按下开关使电容器快速放电，从而改变系统或模块复位控制端的电平。2、手动复位电路三、分频器的设计用触发器设计电路，将一个频率为4KHz的方波信号进行16分频，输出频率为250Hz的方波信号。电路同时具备上电复位和手动复位功能。选用触发器IC设计满足上述功能的电路，在Proteus中完成电路图绘制、仿真运行，并完成实际电路的装调。设计要求三、分频器的设计先选用常用触发器IC构成T’触发器，再由4个T’触发器串接，即可对输入进行4次二分频，即16分频。实践中常用的边沿触发器IC有下降沿触发双JK触发器74LS112和上升沿触发双D触发器74LS74。在此选用74LS112，其特性方程：

Qn+1=JQn+KQn

（CP下降沿有效）根据触发器功能转换原理，令J=K=1，特性方程变为

Qn+1=Qn（CP下降沿有效）JK触发器转换成了T’触发器。1.选用触发器IC构成T’触发器三、分频器的设计本任务M=4，将4位T’触发器串接实现16分频，需采用两片74LS112。2.16分频原理三、分频器的设计

74LS112中每个JK触发器都各有一个异步清零（复位）端

和一个异步置1（置位）端，其中异步清零端可用来进行分频器的复位。由于它们是低电平有效，故选用上电复位电路，并在电容两端并联按钮开关，同时实现手动复位。3.复位电路设计三、分频器的设计4.在Proteus中绘图及仿真运行在Proteus中绘制的16分频电路图三、分频器的设计4.在Proteus中绘图及仿真运行16分频虚拟示波器显示项目4小结触发器具备存储记忆功能，是时序逻辑电路的基本组成单元。它是一种双稳态数字电路，1位触发器能够存储1位二进制数，即0和1。按照逻辑功能不同，常用的触发器有RS触发器、JK触发器、D触发器、T触发器和T’触发器，其中JK触发器和D触发器没有禁用状态，又可以方便地转换成其他功能的触发器。要掌握每种功能触发器的特性方程和特性表。项目4小结按照结构不同，触发器分为基本触发器、同步触发器、主从触发器和边沿触发器。其中基本触发器不受时钟信号CP的控制。CP在控制其他三种结构的触发器时，同步触发器是在CP=1或CP=0的持续时间内打开接收输入信号，称为电平触发。主从和边沿触发器只在CP的上