电路与电子技术-课件 叶朝辉 第8-15章 模拟信号发生电路 -信号转换电路

清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor8.1概述8.2正弦波振荡电路8.3方波发生电路8.4三角波发生电路8.5电压-频率转换电路第8章模拟信号发生电路238.1概述

信号发生电路广泛应用于测量和通信领域。

例如，在模拟电路测量中常用正弦波、方波、三角波或阶梯波信号，在数字电路测量中常用方波及矩形波信号，在通信领域常用正弦波信号作为载波信号等。

信号发生电路由于要自动产生连续不断的周期信号，电路处于不稳定的状态，因此电路中将会有引入正反馈的环节。48.2.1

正弦波振荡的条件8.2.2

正弦波振荡电路的组成和分类8.2.3

RC正弦波振荡电路8.2正弦波振荡电路58.2.1正弦波振荡的条件图8-2-1正反馈放大电路方块图

（2）产生正弦波振荡的起振条件为：

（3）稳定振荡的条件

（1）引入正反馈68.2.2正弦波振荡电路的组成和分类

正弦波振荡电路分为：RC、LC或石英晶体正弦波振荡电路三种。

其中RC正弦波振荡电路应用最为广泛。78.2.3RC正弦波振荡电路一、文氏桥正弦波振荡电路图8-2-2(a)RC正弦波振荡电路(b)文氏桥电路81.RC串并联网络RC串并联网络使得当频率为f0时，反馈系数F的幅值最大，相移为0，具有选频作用图8-2-4RC串并联选频网络的频率特性102.同相比例运算电路

起振幅值条件:|AF|

略大于1起振条件:Rf

略大于2R1

11

3.稳幅环节图8-2-5加稳幅环节的RC正弦波振荡电路方法一：在反馈支路中串联两个二极管

方法二：采用热敏电阻代替R1或Rf。12图8-2-6RC正弦波振荡电路的仿真结果138.3.1

电路组成及工作原理8.3.2

波形分析8.3方波发生电路148.3.1电路组成及工作原理

若将比较器的输出信号通过一个延时电路反馈到其输入端，用该信号作为触发比较器输出信号翻转的输入信号，则能产生方波或矩形波。延时电路一般可采用一阶RC电路或者积分电路。图8-3-1方波和矩形波发生电路原理简图15图8-3-2方波发生电路

设uO初始状态为+UZ：uO通过R3对C充电，uN（即uC）逐渐升高，当uC=+UT时uO将翻转为-UZ。电容C通过R3放电，使uC逐渐降低，当uC=-UT时uO将翻转为+UZ，电路回到初始状态。电路将依照上述工作过程循环往复，从而产生方波。8.3.1电路组成及工作原理168.3.2波形分析图8-3-2方波发生电路图8-3-3方波发生电路波形

17图8-3-4方波发生电路的仿真结果18

19矩形波发生电路当uO=+UZ时D1导通、D2截止，uO将通过RW1、R3对C充电；当uO=-UZ时D1截止、D2导通，电容C将通过R3、RW2放电。

208.4.1

电路组成及工作原理8.4.2

波形分析8.4三角波发生电路218.4.1电路组成及工作原理图8-4-1利用方波发生电路和积分电路组成的三角波发生电路

uO的幅值将与方波周期成正比，因此调节方波周期会同时改变三角波的幅值。228.4.1电路组成及工作原理图8-4-2三角波发生电路

当uO1为+UZ时，uO将逐渐减小，当uO达到阈值电压-UZ时，uO1翻转为-UZ；之后uO将逐渐增大，当uO达到阈值电压+UZ时，uO1翻转为+UZ。如此周而复始，uO产生三角波，uO1产生方波。238.4.2波形分析图8-4-3三角波发生电路输出波形

24图8-4-4三角波发生电路的仿真结果25

26锯齿波发生电路当uO1=+UZ时D1导通、D2截止，uO将通过R3和滑动端以上的电阻RW上被积分，uO下降；当uO1=-UZ时D1截止、D2导通，uO将通过R3和滑动端以下的电阻RW下被积分，uO上升。278.5.1

电路组成及工作原理8.5.2

振荡频率分析8.5电压-频率转换电路288.5.1电路组成及工作原理

设输出电压uO的初始值为-UZ，此时二极管截止，uO1上升；当uO1上升至+UT时，uO翻转为+UZ；此时二极管导通，uO通过R5、uI通过R1一起被积分。由于R5<<R1，因此uO1将由于uO=+UZ的作用而快速下降；当uO1下降至-UT时，uO翻转为-UZ，回到初始状态。如此周而复始，uO产生矩形波，uO1产生锯齿波。29

8.5.2振荡频率分析集成电压-频率转换电路芯片LM231/33130

（a）输入为直流电压（b）输入为低频正弦波信号图8-5-1压频转换电路仿真清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor9.1交流电源转换成直流电源9.2整流电路9.3滤波和稳压电路9.4线性稳压电源9.5开关型稳压电源第9章直流电源32339.1交流电源转换成直流电源图9-1-1交流电转换成直流电框图349.2整流电路图9-2-1（a）半波整流电路图9-2-2（a）半波整流电路输出电压波形输出电压平均值UO(AV)≈0.45U2负载上的电流平均值IO(AV)≈0.45U2/RL其中U2为变压器副边电压u2的有效值一、半波整流电路35图9-2-1（b）全波整流电路图9-2-2（b）全波整流电路输出电压波形输出电压平均值UO(AV)≈0.9U2负载上的电流平均值IO(AV)≈0.9U2/RL二、全波整流电路369.3滤波和稳压电路图9-3-1滤波和稳压电路UO=UZ

当UI一定而负载RL增大→IO=UO/RL将减小→IDz=IR-IO增大，且

IO=-

IDz。

因此为了保证稳压管正常稳压，则要求|

IO|<|

IDz|。379.4.1

组成及原理9.4.2

性能指标9.4.3

集成线性稳压电路9.4线性稳压电源389.4.1组成及原理一、基本串联型稳压电路设IR=(UI-UZ)/R基本不变IO=IE=(1+β)IB=(1+β)(IR-IDz)

IO=-(1+β)

IDz

IO比

IDz扩大了β倍

UO=UZ-UBE

UZ晶体管又称为调整管,由于调整管与负载串联连接，因此又称为串联型稳压电路。39二、输出电压可调的串联型稳压电路图9-4-2输出电压可调的串联型稳压电源（a）基本电路

（b）习惯画法

稳压管和R组成基准电压，R1、R2、R3组成采样电路，集成运放与调整管称为比较放大电路。40

419.4.2性能指标1.输入电压范围UI=UO+UCEUO+UCES

<UI<UO+UCEmaxUOmax+UCES

<UI<UOmin+UCEmax2.输出电压范围

有的是固定值，有的可调且有一个可调范围，还有一些既有固定输出也有可调输出，可根据需要进行选择。423.最大输出电流IOM

约等于调整管的最大集电极电流，使用时注意不要超过该电流值。4.电压调整率

电压调整率是指当输入电压变化时输出电压的变化值。电压调整率表明了输出电压随输入电压变化的程度。435．电流调整率

电流调整率是指当输出电流变化时输出电压的变化值。电流调整率有时也用负载调整率代替，即负载变化时输出电压的变化值。６．静态电流静态电流是指输出空载时稳压电源输入端的电流。44７．静态功耗

静态功耗是指输出空载时稳压电源消耗的功率。８．输出电压噪声

输出电压噪声是指叠加在输出电压之上的噪声的最大峰峰值，有时又称为纹波电压。９．精度或输出稳定度459.4.3集成线性稳压电路一、三端稳压器W7800W7800输出电压为固定值，分为5V、6V、9V、12V、15V、18V、24V共七个档；

输出电流有0.1A（W78L00）、0.5A（W78M00）、1.5A（W7800）共三个档。图9-4-3W7800的符号图9-4-4直插封装的LM7085外形46图9-4-5W7800的基本应用电路Ci用于消除自激振荡，Co用于滤除噪声电压，二极管防止负载开路时电容Co向W7800放电，以免损坏W7800。47W7900（或CW7900、μA7900、LM7900等）系列集成稳压器输出为固定负电压。由W7800和W7900系列稳压器可组成固定正、负输出稳压电路，其中，二极管起保护作用。图9-4-6固定正、负输出稳压电路48二、可调电压集成稳压器

图9-4-7输出电压可调的三端稳压器LM117

49图9-4-8输出电压可调的稳压器UCC281-ADJ

509.5.1

电路组成9.5.2

串联型开关DC/DC转换电路9.5.3

并联型开关DC/DC转换电路9.5.4

极性反转型开关DC/DC转换电路9.5.5

开关稳压电路性能指标9.5开关型稳压电源519.5.1电路组成图9-5-1开关型稳压电路的基本组成转换电路原理：PWM波形→调整管→将UI转换成矩形波→滤波电路→直流电压UO。稳压方法：UO通过电阻采样→与UR比较后进行放大→控制PWM脉宽→调节UO

例如：当UO增大时→比较放大电路输出电压减小→PWM脉宽减小→UO减小→稳定UOPWM波形529.5.2串联型开关DC/DC转换电路（a）基本原理图

（b）M导通时的等效电路

（c）M截止时的等效电路图9-5-2串联型开关DC/DC转换电路uG为高电平：M导通，US≈UI，D截止，L储能，C充电，RL上得到正电压，UO≈UI-UL；uG为低电平：M截止，D导通，US

≈-UD；C放电，RL上仍得到正电压。UO小于UI称该电路为降压式开关DC/DC转换电路，也称为BUCK539.5.3并联型开关DC/DC转换电路图9-5-3并联型开关DC/DC转换电路uG为高电平时：M导通，UD≈0，D截止，L储能，C向负载放电，负载上得到正电压；uG为低电平：M截止，UD高于UI，D导通，C充电，负载上仍得到正电压，此时UO=UI+UL-UD。UO的大于UI，称该电路为升压型开关DC/DC转换电路，也称为BOOST。549.5.4极性反转型开关DC/DC转换电路图9-5-4极性反转型开关DC/DC转换电路当uG为高电平时，M导通，D截止，L储能，C放电，负载上得到负电压。当uG为低电平时，M截止，D导通，C反向充电，负载上得到负电压UO=-UL+UD。当UI为正电压时，UO为负电压，称为极性反转型开关DC/DC转换电路。559.5.5开关稳压电路性能指标开关稳压电路效率高、体积小、重量轻，但纹波电压较大，输出电压可以低于或者高于输入电压;适合于给要求电源效率高而精度要求不高的电路供电，例如给数字电路和精度要求不高的模拟电路供电。

开关稳压电路的性能指标与线性稳压电路的相似，另外还包括一些其它参数，例如开关频率，是指开关管或者PWM波形的频率，通常开关频率越高，电源效率越高。清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor10.1数制与码制10.2逻辑代数基础10.3逻辑函数的表示方法及变换10.4逻辑函数的化简第10章逻辑代数基础575810.1.1

数码10.1.2

数制10.1.3

不同进制之间的转换10.1.4

二进制算术运算10.1数制与码制5910.1.1数码

数字信号对应的数字（数码）也可以表示不同的事物或事物的不同状态。例如，红、绿、蓝三原色可以用0、1、2三个数字表示；学生的学号也可以用数字表示。数字电路(DigitalElectronicCircuit)

用于产生或处理数字信号。数字信号：离散的电压（或电流）值，该电量通常为0或者是某个电量(Δ)的整数倍，该倍数对应不同的数字（数码）。数字信号tu(V)02431tu(V)05电压值(例如5V，3.3V)01020304030201010101016010.1.2数制多位数码中每一位的构成方法和从低位到高位的进位规则称为数制，常见的有十进制、二进制、八进制、十六进制。二进制是逢二进一八进制是逢八进一十六进制则是逢十六进一

与十进制相比，二进制在表示同一个数字时需要的位数多，但是在进行数学运算时却简单一些。此外，由于二进制中的数字只有0和1，处理起来相对简单，因而电路也简单。6110.1.3不同进制之间的转换一、二进制转换为十进制

(1011)2十进制数：D=dn-1dn-2……d1d0=

di*10i(125)10=(1*102+2*101+5*100)10二进制数：=(8+0+2+1)10=(11)10

=1*23+0*22+1*21+1*20(1011.01)2=1*23+0*22+1*21+1*20+0*2-1+1*2-2=(8+0+2+1+0+0.25)10=(11.25)10

第i位代表的权重权重第i位二、十进制转换为二进制(11)10=(1011)2

(11)10=1*23+0*22+1*21+1*20

十进制数→依次除以2的余数→

二进制数=23+21+1D=bm-1*2m-1+bm-2*2m-2+……+b1*21+b0*20（1）首先将11除以2，得到商为5，余数为1，即得到二进制的第0位b0=1；（2）再用商5除以2，得到商为2，余数为1，即得到二进制的第1位b1=1；（3）再用商2除以2，得到商为1，余数为0，即得到二进制的第2位b2=0；（4）最后用商1除以2，得到商为0，余数为1，即得到二进制的第3位b3=1。63三、二进制与十六进制的转换

十六进制数H的每一位数hi的数值h的范围为0~15的整数（其中10~15分别用a、b、c、d、e表示），且hi均可表示为4位二进制数。十六进制数(ac6)16=(101011000110)2二进制数(111010110101)2=(eb5)1664表10-1-14位二进制数与十进制数和十六进制数的对照表十进制数二进制十六进制0000000010001102001020300113040100405010150601106070111708100080910019101010A111011B121100C131101D141110E151111F6510.1.4二进制算术运算二、二进制正数的加法 +5（00101）+4（00100）=

9（01001）00101+

00100=01001+11=（01011）-11=（11011）一、二进制数的表示：最高位为符号位（0为正，1为负）三、二进制正数的减法和负数的加法00101+10100=1

1001错误结果00001正确结果（1）二进制正数减法用加法实现 +5(00101)2-4(00100)2=+5(00101)2+(-4)(10100)2=-9(11001)2

得到错误结果。（2）补码、反码设最高位为符号位（0为正，1为负）正数的补码和它的原码相同负数的补码=数值位逐位求反(反码BINV)+1，

符号位不变

例如+4的补码=(00100) -4的补码=(11011)+1=(11100)00101+10100=1

1001╳补码√

10100原码+11100补码=10000负数的加法用补码BCOMP的加法来实现！1负数的原码与补码之和为2n(10000=1111+1)00101+=0000100111··加上补码等于减去原码！13－10=？

+13的补码=+13的原码（01101）-10的补码=-10的反码+1

01101+10110=00011=(11010)的反码+1=

(10101)+1=（10110）

··（3）采用补码实现正数的减法和负数的加法13－10=3A×B：A根据B的非零位左移累加四、二进制乘法和除法1.二进制乘法十进制9×5即二进制1001×0101的竖式：

1001×01011001乘数第1位为“1”，与被乘数相乘，得到被乘数

0000乘数第2位为“0”，与被乘数相乘为0，并左移1位

1001乘数第3位为“1”，与被乘数相乘，得到被乘数，并左移2位

0000乘数第4位为“0”，与被乘数相乘为0，并左移3位=0101101部分积相加得到结果因此乘法可以用移位和加法实现。2.二进制除法A/B：二进制除法可以用减法实现，9/3=3，用9连续三次减去3，余数为0，商为3。二进制运算的特点：加、减、乘、除

全部可以用相加和移位这两种操作实现。简化了电路结构!数字电路中普遍采用二进制算术运算！而二进制算术运算通常可以用逻辑运算实现。7110.2.1

基本概念10.2.2

三种基本逻辑运算10.2.3

几种常用的复合逻辑运算10.2.4

逻辑代数的基本公式10.2逻辑代数基础7210.2.1基本概念

逻辑：事物的因果关系

逻辑运算的数学基础：

逻辑代数

在二进制逻辑运算中的变量取值：0/1逻辑代数又称布尔代数，1847年，英国数学家乔治.布尔发表《逻辑的数学分析》，1854年发表了《思维规律》，布尔代数问世，用于集合运算和逻辑运算，为数字计算机的开关电路设计提供了重要的数学方法和理论基础。乔治.布尔7310.2.2三种基本逻辑运算

与（AND）

或（OR）

非（NOT）逻辑抽象：分析因果关系A=1表示开关A合上，A=0表示开关A断开；Y=1表示灯亮，Y=0表示灯不亮；三种电路的因果关系不同。一、三种基本逻辑运算关系74二、三种基本逻辑运算的表达式、符号和真值表与条件同时具备，结果发生Y=AANDB=A&B=A·B=ABABY0000100011真值表逻辑式75或条件之一具备，结果发生Y=AORB=A+BABY0000110111真值表逻辑图逻辑式76非(反)条件不具备，结果发生

Y=NOTA=A′AY0110真值表逻辑式逻辑图7710.2.3几种常用的复合逻辑运算与非

或非

与或非异或同或78一、与非逻辑运算

表达式为Y=(A∙B)′=(AB)′表10-2-4与非逻辑真值表ABY00101110111079二、或非逻辑运算

逻辑式为Y=(A+B)′表10-2-5或非逻辑真值表ABY00101010011080三、与或非逻辑运算

逻辑式为Y=(AB+CD)′表10-2-5与或非逻辑真值表ABCDY0000100011001010011001001010110110101110100011001110101101101100011010111001111081四、异或逻辑运算

异或逻辑运算的结果是，当两个输入信号A、B不相同时，输出结果为1，否则为0。

逻辑式为Y=A

B，可以写为Y=AB′+A′B表10-2-6异或逻辑真值表ABY00001110111082五、同或逻辑运算

同或逻辑运算的结果是，当两个输入信号A、B相同时，输出结果为1，否则为0。

逻辑式为Y=A⊙B，也可以写为Y=A′

B′+A

B表10-2-7同或逻辑真值表A

B=(A⊙B)′，(A

B)′=A⊙BABY0010101001118310.2.4逻辑代数的基本公式表10-2-8逻辑代数的基本公式序号公

式序号公

式11′

=0;0′=110

(A′)′=A20A=0110+A=A31A=A121+A=14AA=A13A+A=A5AA′=014A+A′=16AB=BA称为交换律15A+B=B+A称为交换律7A(BC)=(AB)C称为结合律16A+(B+C)=(A+B)+C称为结合律8A(B+C)=AB+AC称为分配律17A+BC=(A+B)(A+C)

称为分配律9(AB)′=A′+B′称为反演律（德·摩根定理）18(A+B)′=A′B′称为反演律（德·摩根定理）84序号公

式21A+AB=A称为吸收率22A+A′B=A+B称为吸收率23AB+AB′=A称为吸收率24A(A+B)=A称为吸收率25AB+A′C+BC=AB+A′CAB+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′表10-2-9逻辑代数的常用公式8510.3.1

逻辑函数及其表示方法10.3.2

常用的逻辑函数式及转换10.3.3

逻辑函数式的最小项之和形式10.3逻辑函数的表示方法及变换8610.3.1逻辑函数及其表示方法

逻辑函数可以用逻辑函数式（逻辑式）、真值表、逻辑图、波形图等表示，他们之间可以互相转换。图10-3-1与非逻辑函数的波形图

当已知与非逻辑函数的波形图时，可以列出其真值表，然后根据真值表写出逻辑式，最后画出逻辑图。87由真值表写出逻辑式的方法如下：1.将真值表中所有输出为1的项所对应的各输入变量的乘积项相加并化简.其中输入变量为1时用原变量表示，为0时用反变量表示；2.当输出为1的项较多而输出为0的项较少时，也可以将所有输出为0的项所对应的各输入变量的乘积项相加再取反，然后化简。8810.3.2常用的逻辑函数式及转换

常用的逻辑函数式有与-或逻辑式和与-非逻辑式等，简称为与-或式和与-非式。

与-或式为乘积项之和（积之和）的形式，例如Y=A’BC+AC’D。与-非式中的逻辑变量相与之后再取反，例如Y=(AB’C)′。

在用电路实现逻辑函数关系时，由于受到现有器件种类或类型的限制，有时需要将逻辑函数式转换为另一种形式。例如，当要求用与非门实现电路时，则需要将与-或式转换为与-非式。8910.3.3逻辑函数式的最小项之和形式一、最小项n个不同变量以原变量或者反变量的形式相与的乘积项称为最小项，n变量最多可以组成2n个最小项。表10-3-1三变量最小项的真值表及编号最小项编号最小项使最小项为1的变量取值ABCm0A’B’C’000m1A’B’C001m2A’BC’010m3A’BC011m4AB’C’100m5AB’C101m6ABC’110m7ABC11190二、最小项之和形式

将逻辑函数化为与-或式，即乘积项之和的形式，然后利用基本公式A+A’=1将乘积项中缺少的变量补全，即可得到最小项之和的标准形式。例

将Y=A’BC+AC’

化为最小项之和形式

由于第二项AC’中缺少B变量，因此利用B+B’=1补全。Y=A’BC+A(B+B’)C’=A’BC+ABC’+AB’C’

=m3+m6+m4=m3+m4+m69110.4.1化简方法简介10.4.2

公式化简法10.4.3

卡诺图化简法10.4逻辑函数的化简9210.4.1化简方法简介

常见的逻辑式的化简方法有公式化简法和卡诺图化简法。公式化简法即利用逻辑代数的基本公式和常用公式消除公式中的多余乘积项和每个乘积项中的多余变量，直至最简。卡诺图化简法利用绘图方式将最小项填入表格中，然后将逻辑相邻项进行合并化简。

当需要借助计算机进行快速化简时，可以采用奎恩—麦克拉斯基化简法（Q-M法）。

此外，也可以利用Multisim软件的“逻辑转换器”化简。9310.4.2公式化简法常用的公式化简方法有并项法、吸收法、消去法、配项法等。一、并项法

利用公式A+A′=1将两项合并，并消去一个变量。

例如：利用并项法化简Y=A′BC+ABC′+AB′C′

Y=A′BC+ABC’+AB′C′=A′BC+A(B+B′)C′=A′BC+AC′二、吸收法

利用公式A+AB=A(1+B)=A可将AB消去。

例如：利用吸收法化简Y=AB′C+BC′+A′BC′

Y=AB′C+BC′+A′BC′=AB′C+BC′(1+A′)=AB′C+BC′94三、消去法

利用公式A+A′B=A+B可将A′消去。

例如：利用消去法化简Y=ABC’+C

Y=ABC′+C=AB+C

四、配项法

利用公式A+A=A、A+A′=1可以在逻辑式中增加必要的项，然后再用其它化简方法化简，能得到更加简单的结果。

例：利用配项法化简Y=ABC+A′BC+A′BC′

Y=ABC+A′BC+A′BC′=(ABC+A’BC)+(A′BC+A′BC′)=BC+A′B9510.4.3卡诺图化简法一、卡诺图

将n变量的所有最小项填入表格中，并使具有逻辑相邻性（即只有一个变量不同）的最小项在几何位置上也相邻，得到n变量最小项的卡诺图。图10-4-1最小项的卡诺图96二、用卡诺图表示逻辑函数首先需要将逻辑函数化为最小项之和形式；然后将卡诺图中对应这些最小项的位置填入1，其他位置填入0。例10-2-1用卡诺图表示逻辑函数Y=A’B’C+B’C’+A’BC’+ABC’

将逻辑函数化为最小项之和形式：Y=A’B’C+B’C’+A’BC’+ABC’

=A’B’C+(A+A′)B’C’+A’BC’+ABC’

=A’B’C+AB’C’+A’B’C’+A’BC’+ABC’

=m0+m1+m2+m4+m6

图10-4-2例10-2-1的卡诺图97三、用卡诺图化简逻辑函数用卡诺图化简的方法：将为1且具有逻辑相邻性的最小项合并，消去部分变量和乘积项，得到最简与-或逻辑式。（1）将所有为1且逻辑相邻的最小项用线圈包围，且一次包围尽可能多的2k个最小项，其中k等于0或正整数。这些最小项之和可以合并为一项且能够消去k个变量，从而使得乘积项的变量最少；（2）所画出的包围圈数量最少，从而使得合并后的乘积项最少；（3）同一个为1的最小项可以与不同的逻辑相邻的最小项合并，而且可以被不同的包围圈重复使用。98用卡诺图化简Y=A’B’C+B’C’+A’BC’+ABC’化简得到Y=A’B’+C’清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor11.1概述11.2二极管门电路11.3晶体管反相器11.4CMOS门电路11.5集成逻辑门电路第11章门电路10010111.1概述

实现逻辑运算的开关电路称为门电路，与逻辑运算相对应，包括与门、或门、非门、与非门、或非门、与或非门等。

而门电路是由电子元件，如二极管、晶体管、MOS管等组成的，这些元件在电路中工作在开关状态。香侬（美国数学家，信息论创始人）

1938年首次用布尔代数进行计算机开关电路(门电路)分析，并证明布尔代数的逻辑运算可以通过继电器电路来实现，明确地给出了实现加、减、乘、除等运算的电子电路的设计方法。10211.2.1

二极管与门11.2.2

二极管或门11.2二极管门电路10311.2.1

二极管与门二极管具有单向导电性，相当于一个电子开关。A/VB/VY/V000.7050.7500.7555ABY000010100111规定5V以上为‘1’0.7V以下为‘0’设VCC=5VA、B

的

UIH=5V

UIL=0V二极管导通时UD≈0.7V真值表10411.2.2

二极管或门A/VB/VY/V00055055ABY000011101111规定4.3V以上为‘1’0V以下为‘0’设A、B

的

UIH=5V

UIL=0V二极管导通时UD≈0.7V04.34.34.3真值表105图11-2-2二极管与门仿真图11-2-4二极管或门仿真10611.3晶体管反相器设VCC=5V加到A

的

UIH=5V

UIL=0V晶体管饱和管压降UCES

≈

0VA/VY/V0550规定5V以上为‘1’0V以下为‘0’真值表AY011010711.4.1

MOS反相器11.4.2

CMOS与非门和或非门11.4.3

改进的CMOS与非门和或非门11.4.4

特殊的CMOS门电路11.4CMOS门电路10811.4.1MOS反相器一、NMOS反相器A/VY/V0550规定5V以上为‘1’0V以下为‘0’设VDD=5V，Rd

较大加到A的UIH=5V

UIL=0VNMOS管饱和管压降UDS

≈

0VAY0110109二、CMOS(ComplementMOS)反相器A/VY/V0550规定5V以上为‘1’0V以下为‘0’设VDD=5V，VSS=0V加到A的UIH=5V

UIL=0VNMOS管饱和管压降UDS

≈

0VAY011011011.4.2CMOS与非门和或非门一、CMOS与非门

与非门逻辑式为Y=(AB)′，可将其视为一个二输入变量的非门（反相器）。图11-4-3CMOS与非门当A=B=1时T2和T4同时导通，T1和T3同时截止，输出Y=0；当A=0或B=0时T2或T4截止，T1或T3导通，使输出Y=1；因此该电路实现Y=(AB)′。111二、CMOS或非门或非门逻辑式为Y=(A+B)′，可将其视为一个二输入变量的反相器。当A=B=0时T1和T3同时导通、T2和T4同时截止，使输出Y=1；当A=1或B=1时T1或T3中截止，T2或T4导通，使输出Y=0；因此该电路实现Y=(A+B)′。图11-4-4CMOS或非门11211.4.3改进的CMOS与非门和或非门图11-4-5改进的CMOS与非门11311.4.4特殊的CMOS门电路一、CMOS传输门（a）电路

（b）符号图11-4-6CMOS传输门设NMOS和PMOS管的开启电压为UGS(th)和-UGS(th)，uO与地之间接负载RL。当C=0、C′=1时，若uI在0~VDD范围内，则T1和T2均截止，传输门截止，输入与输出之间呈现高阻态；当C=1、C′=0时，若uI在0~(VDD-|UGS(th)|)范围内，则T1或T2总有一个导通，使传输门导通，uO≈uI，实现信号传输。114二、三态输出CMOS门电路（a）电路

（b）符号图11-4-7三态输出的CMOS缓冲器EN为三态控制端，高电平有效（使能）EN=1：B=(EN·A)′=A′、C=(EN′+A)′=EN·A′=A′，则Y=A，电路起到缓冲或者隔离的作用。EN=0：B=(EN·A)′=EN′+A′=1、C=(EN′+A)′=EN·A′=0，则T1和T2均截止，输出呈现高阻状态。115图11-4-8三态输出的CMOS缓冲器组成的总线结构11611.5集成逻辑门电路

常用的集成逻辑门电路是74系列标准的固定功能门电路，通常由CMOS或晶体管组成。例如利用晶体管组成的LS系列的74LS32是四2输入（四个2输入的）或门。

目前应用最广泛的是HC（高速）系列，例如74HC00是四2输入与非门。清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor12.1组合逻辑电路的特点12.2组合逻辑电路功能的描述12.3组合逻辑电路的设计方法12.4常用组合逻辑电路12.5组合逻辑电路设计举例第12章组合逻辑电路11811912.1组合逻辑电路的特点

数字逻辑电路分为两大类，即组合逻辑电路和时序逻辑电路，分别简称为组合电路和时序电路。

组合逻辑电路的特点：任意时刻的输出仅仅决定于该时刻的输入，与电路原来的状态无关；时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关，即与电路之前的输入有关。12012.2组合逻辑电路功能的描述12112.3组合逻辑电路的设计方法逻辑抽象分析问题隐含的因果关系，确定输入/输出变量定义逻辑状态（高低电平）的含意（赋值）列出真值表写出函数式画出逻辑图选定逻辑器件实现12212.4.1

数据选择器12.4.2

数值比较器12.4.3

加法器12.4.4

编码器12.4.5

译码器12.4常用组合逻辑电路12312.4.1数据选择器

在多路数据传输过程中，可以采用数据选择器（多路开关，Multiplexer）选择其中的一个数据。SELABY00000011010001111000101011011111一个选择开关SEL，‘1’选择A，‘0’选择BY

=SEL(AB′+AB)+SEL′(A′B+AB)=SEL·

A(B′+B)+SEL′·B(A′+A)二选一数据选择器=SEL·

A+SEL′·B12412.4.2数值比较器数值比较器用于比较两个数值的大小。1位数值比较器A<B，Y0=1；A=B，Y1=1；A>B，Y2=1。输

入输

出ABY2Y1Y000010010011010011010A=0且B=1时Y0=1，因此Y0=A′B；A、B相同时Y1=1，因此Y1=A⊙B；A=1且B=0时Y2=1，因此Y2=AB′。12512.4.3加法器一、1位加法器半加器，不考虑来自低位的进位输

入输

出ABSCO000001101010110

1126全加器：将两个1位二进制数及来自低位的进位相加

输

入输

出ABCISCO0000000110010100110110010101011100111111S=CI′A′B

+CI′

AB′

+CIA′B′

+CIAB=CI′(A′B

+

AB′)

+CI(A′B′

+AB)=CI′A

B+CIA⊙B=CI′A

B+CIA⊙B=CI′A

B+CI(A

B)′=CI

A

B127全加器：将两个1位二进制数及来自低位的进位相加

输

入输

出ABCISCO0000000110010100110110010101011100111111集成加法器实例：74LS183CO=CI′

AB

+CIA′B

+CIAB′

+CIAB=(CI′

AB+CIAB)+(CIA′B

+CIAB′)=AB(CI′+CI)+CI(A′B

+AB′)=AB+CI(A

B)128二、多位加法器串行进位加法器：低位的进位与高位相加优点：简单；缺点：慢图12-4-6四位串行进位加法器图12-4-5串行进位加法器12912.4.4编码器编码：编码是将不同的事物或者事物的不同状态用一个二进制代码表示。编码器：将输入的每个高/低电平信号I

变成一个对应的二进制代码Y。编码器特点：任何时刻只允许输入一个编码信号。图12-4-73位二进制普通编码器框图130表12-4-53位二进制普通编码器的真值表输

入输

出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7图12-4-83位二进制普通编码器电路实现13112.4.5译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等3线—8线译码器输

入输

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000与编码器功能相反Y0=A’2A’1A’0只有A2、A1、A0、全为0，Y0才为1一、二进制译码器132Y0=A2′A1′A0′=m0Y1=A2′A1′A0=m1Y2=A2′A1A0′=m2Y3=A2′A1A0=m3Y4=A2A1′A0′=m4Y5=A2

A1′A0=m5Y6=A2A1A0′=m6Y7=A2A1A0=m7图12-4-103位二进制译码器电路由真值表得到逻辑表达式：低电平输出附加控制端集成译码器实例：74HC138133二、显示译码器1.七段字符显示器（数码管）逻辑抽象：Y=F(A)A(6)=>

Y(acdefg=111111)A(0110)=>

Y(1011111)

常用的显示器有发光二极管、七段字符显示器（数码管）、液晶显示器。134表12-4-774HC47/74LS47七段字符显示译码器功能输

入输

出十进制数字或功能LT′RBI′BI′/RBO′DCB

AYaYbYcYdYeYfYg字形011100001111110011x100010110000121x100101101101231x100111111001341x101000110011451x101011011011561x101100011111671x101111110000781x110001111111891x110011110011910xx010100000000熄灭11xx010110000000熄灭12xx011000000000熄灭13xx011010000000熄灭14xx011100000000熄灭15xx011110000000熄灭灯测试0x1xxxx0000000灭灯xx0xxxx1111111熄灭灭零10000001111111熄灭2.显示译码器135图12-4-1274HC47/74LS47外部引脚及与数码管的连接示意图输入A(0101)=>

输出Y(5)13612.5.1

奇偶校验器12.5.2

温度显示报警器12.5组合逻辑电路设计举例13712.5.1奇偶校验器

在数据存储或者通信时，由于干扰或者其他原因可能会使

存储或者传输的数据发生错误，例如本来是1的数据变为了0，或者反过来。为了检测这种错误，可以采用奇偶校验方法。输

入输

出ABCY00000011010101101001101011001111当输入信号中有奇数个1时Y=1，否则Y=

0Y=A′B′C+A′BC′+AB′C′+ABC

=A′(B

C)+A(B⊙C)=A′(B

C)+A(B

C)′=A

B

C13812.5.2温度显示报警器

例题12-6-1某传温度感器采集的室内温度范围为0°至40°，用6位二进制数表示，希望用数码管显示温度值，另外当温度超过20°时用蜂鸣器报警，试画出系统框图，说明需要用到的逻辑电路。图12-5-1温度显示报警器框图清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor13.1概述13.2SR锁存器13.3触发器13.4触发器状态转换图13.5时序逻辑电路第13章时序逻辑电路14014113.1概述

时序逻辑电路：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关，因此时序逻辑电路具有存储的功能。

常用的时序逻辑电路包括寄存器、移位寄存器和计数器。在计算机中，寄存器用于存储需要快速读出的数据。在通信中需要用到移位寄存器。实际应用中有时需要计数，例如数字时钟、数控机床需要对运动轴的运动角度和位移进行计数等。142

数控机床中测量角速度用的光电编码器由一个旋转的圆盘（码盘）、一个光源、一个感光元件和数字电路组成。图13-1-1光电编码器14313.2.1

结构13.2.2

工作原理13.2.3

特性表13.2.4

符号13.2SR锁存器14413.2.1结构图13-2-1锁存器图13-2-2与非门组成的锁存器11引入反馈，具有保持作用。uO1、uO2可以保持原来的值不变，即可将数据锁存。

两个输入端uI1、uI2作为控制端，G1、G2的输出互为输入，形成反馈。101014513.2.2工作原理101图13-2-3SR锁存器Q′=(RD′

Q)′新Q*

=(SD′Q′)′Q*=(SD′

(RD′

Q)′)′SD′

=0，Q*=1RD′

Q=1，Q*=1SD′

=0，RD′

=0，Q*=1SD′

=0，RD′

=1，Q*=1SD′

=1，RD′

=0，Q*=0SD′

=1，RD′

=1，Q*=Q14613.2.3特性表RD′=0时置‘0’，SD′=0时置‘1’条件：RD′+SD′=1当RD′=SD′=0，Q*=Q*′

=1，不符合定义表13-2-1SR锁存器的特性表SD′RD′Q(原)Q*(新)1100保持1111保持0101置′1′0111置′1′1000置′0′1010置′0′0001无效0011

无效101SD′

=0，RD′

=0，Q*=1SD′

=0，RD′

=1，Q*=1SD′

=1，RD′

=0，Q*=0SD′

=1，RD′

=1，Q*=Q14713.2.4符号（a）习惯画法

（b）符号图13-2-4锁存器14813.3.1

电平触发的触发器13.3.2

边沿触发的触发器13.3触发器14913.3.1电平触发的触发器（a）结构

（b）符号

（c）时钟信号图13-3-1电平触发的SR触发器1.电路结构与工作原理一、电平触发的SR触发器2.特性表CLKSRQQ*0XX000XX1110000100111100111011101001011011101*11111*只有在时钟信号为高电平时，S和R才会起作用，低电平则不起作用。150（a）结构

（b）符号

图13-3-2电平触发的D触发器一、电平触发的D触发器CLKS(D)R(D′)QQ*0XX000XX1110000100111100111011101001011011101*11111*CLKDQQ*1000101011011111151图13-3-3传输门控制的D触发器当CLK=1时，C=1、C′=0，传输门TG1导通、TG2截止，Q=D；当CLK=0时传输门TG1截止、TG2导通，Q保持不变。15213.3.2边沿触发的触发器一、边沿触发的触发器的组成

实际应用中，有时候需要对时钟上升沿或下降沿敏感的触发器，即只有当时钟上升沿或下降沿到来时，控制信号才有效，这种触发器称为边沿触发器。边沿触发器可以用两个触发器组成：

将一个触发器FF1的输出作为第二个触发器FF2的输入，且两个触发器的时钟信号反相位；在CLK1的边沿，FF1的输出将可能保持边沿到达瞬间的状态，从而使FF2的输出在边沿到达之后也可能保持该状态，实现边压触发的触发器。153一、边沿触发的D触发器（a）电路

（b）符号图13-3-4边沿触发的D触发器当CLK=0时，CLK1=1、CLK2=0，Q1跟随D变化，Q2保持。当CLK由低电平跳变为高电平时，Q1将保持CLK上升沿到达瞬间的D的状态，而Q2等于Q1，因而也保持该状态。此后，当CLK=1时，CLK1=0、CLK2=1，Q1仍保持不变，Q2也保持不变。电路为时钟上升沿触发的D触发器154三、T触发器T触发器具有保持或者翻转的功能，当时钟信号下降沿到来时：若T=0，则Q*=Q，即输出信号保持原来的值；若T=1，则Q*=Q′，即输出信号值发生翻转。TQQ*000011101110Q*=TQ′+T′Q，即Q*=T

Q图13-3-5用D触发器构成的T触发器155四、JK触发器（a）电路

（b）符号图13-3-6JK触发器由于JK触发器的输出在CLK下降沿到来后即已确定，因此JK触发器也属于边沿触发的触发器。设初始时刻Q=0，Q′=1：当J=1、K=0时，若CLK=1，则Q1=1；当CLK=0时，输出Q*=1；具有置1功能。当J=0、K=1时，若CLK=1，则Q1=0；当CLK=0时，Q*=0；具有置0的功能。当J=K=0时，若CLK=1，则Q1保持；当CLK=0时，Q*=Q；具有保持功能。当J=K=1时，若Q=1，则CLK=1时Q1=0；当CLK=0时，Q*=0；若Q=0，则CLK=1时Q1=1；当CLK=0时，Q*=1；具有翻转功能。156表13-3-5JK触发器的特性表图13-3-7JK触发器的波形157图13-3-8用JK触发器可以组成的D触发器D=1：J=1、K=0，Q*=D=1；D=0：J=0、K=1，Q*=D=0。T=1：J=K=1，Q*=Q′，实现状态翻转；T=0：J=K=0，Q*=Q，保持原状态不变。图13-3-9用JK触发器可以组成的T触发器15813.4.1

D触发器的状态机13.4.2

T触发器的状态机13.4触发器状态转换图15913.4.1D触发器的状态机

时序电路在时钟信号作用下状态转换的过程用状态