项目方案燕山大学教务在线模板

项目方案燕山大学教务在线资料内容仅供参考，如有不当或者侵权，请联系本人改正或者删除。燕山大学大学生创新性实验计划项目项目方案项目名称:基于动态心电图特征提取的心脏疾病预测技术项目来源:(√)国家级()校级项目编号:负责人:赵永科联系电话:所在院系:信息科学与工程学院电子与通信工程系专业年级:07级电子信息工程指导教师:李英伟√独立课题□导师的子课题□其它项目起止时间:-10到-10一、概述本项目以FPGA为核心,设计了前级导联模拟放大电路、AD转换与信号采集电路、TFT彩屏显示电路等一套具有体积小、功耗低、运算速度快等特点的硬件平台。二、原理框图8路ECG放大器8路ECG放大器Vi8路A/D转换模块采样离散化FPGA系统DSP算法核心模块双口RAM单片机控制系统人机交互无线模块Flash存储三、模块详述1.前级导联由于心脏电兴奋传导系统所产生的电压时幅值及空间方向都随时间变化的向量,因此从体表电极检测出的心电图将随电极位置不同而各异。为了完整记录心脏的电活动状况,常见水平和垂直方向的十二种不同导联做记录,称为标准十二导联,即I、II、III、aVR、aVL、aVF、V1、V2、V3、V4、V5、V6导联。为记录十二导联心电图,在测量时须在人体上安放10个电极,分别为:右手电极RA;左手电极LA;右腿电极RL;左腿电极LL;胸部6个电极C1~C6。根据国家标准,由这些电极能够合成标准12导联心电图:(式中,VR、VL、VF和Vi(i=1~6)表示右臂、左臂、左腿和胸壁的电位。)标准肢体导联:导联I=VL-VR;导联II=VF-VR;导联III=VF-VL;加压单极肢体导联:aVR=VR-(VL+VF)/2;aVL=VL-(VR+VF)/2;aVF=VF-(VR+VL)/2;胸导联:Vi=Vi-(VR+VL+VF)/3;(i=1~6,为6个胸导联)为了能无延迟地进行同步采集,我们准备将每一导联都经过一路放大然后送入AD通道进行采集。标准12导联需要同时检测12路模拟信号,也就是需要12路放大和12个AD通道。但经我们调查了解,一般不必将12路全部测出,为了算法容易实现,也为了节约硬件成本,我们只采集其中8路,就能够重构整个ECG信号。因此在我们的系统中,只采集以下几路信号:导联I,导联II,V1~V6。其余4导联均能够从以上8导联经过简单加减运算得到,这样已经能满足我们的实际需求。2.前级放大电路前级放大采用ADI公司的仪表放大器AD623,其技术指标如下:电源电压:+5V,-5V,能够单电源工作输入失调电压:Vosi=25~200uV输出失调电压:Voso=200~1000uV输入偏置电流:IIB=17~25nA输入失调电流:IIO=0.25~2nA最大输出电压:+4.5V,-4.8V差模输入阻抗:RID//CID=2Gohm//2pF差模增益:1~1000倍Gain=1000时,带宽为2KHz共模抑制比:Kcmr=105~110dB@Gain=1000对应前级放大电路图图一图二所示:图一、AD623组成前端模拟-数字电路图二、AD623与前级输出匹配图三右腿驱动电路经过外接精密电阻Rg,放大器增益设置为100~200倍,预计得到信号幅值在60mV~800mV之间,满足AD采样和量化以及后面算法实现的需求。由于信号较微弱,容易受噪声干扰,导联线与AD623的输入阻抗匹配也很重要,这要经过实验的办法降低噪声失真,增强抗干扰能力。3.右腿驱动电路设计右腿驱动电路是心电检测电路中必不可少的一个环节,良好的右腿驱动电路能够提高电路的抗工频干扰能力,并与人体和放大电路共同形成闭合回路,保证心电放大电路的正常工作。在共模驱动电路的基础上能够实现右腿驱动电路,如图所示。其中COM端为前级共模输出信号,DA0为输出信号,采用DA控制右腿驱动电路可用来调节人体的相对电平,保证放大器的输入信号符合电路的工作范围。4.AD模块电路AD采用ADI公司的AD7888,其技术指标如下:电源电压2.7V~5.25V;速度达125kSPS;片内2.5V参考电压源;低功耗正常模式2mW;12位ADC;共8个单端输入通道AIN1~AIN8;串行接口SPI,QSPI,MICROWIRE,DSP兼容接口;适用于仪表放大和控制系统图四AD7888原理框图AD7888的12位精度和125kSPS速度能够满足我们项目的需求。其接口为SPI,与FPGA通信需要有相关模块的支持。使用FPGA控制AD7888,在速度上有很大优势,尽最大可能保证信号的实时性。低性能的单片机如51系列单片机,由于不具有硬件SPI接口,在同AD7888通信过程中可能会造成数据丢失,而FPGA的高速和并发特性能够使8个AD7888同时采集,并将数据转入内部FIFO,数据处理模块接着完成后续工作,如数字滤波、波形特征提取和模式匹配等。图五AD7888应用电路5.数据处理核心FPGA选用EP3C5,对8路信号同步采集并存储到双口RAM,交给单片机实时显示曲线。同时,FPGA内部集成DSP的核心处理单元,能够对采集的数据进行滤波、特征提取、模式匹配以及压缩存储,由于FPGA的并发控制和高速处理,我们能够在不影响实时显示的前提下完成心电信号的识别算法,并对异常信号发出警报,经过无线模块能够通知病人家属和医护人员,避免意外的发生。EP3C5的资源如下:5136个Les,46个M9K块,总共RAM比特数423936,18x18乘法器23个,2个PLL,全局时钟网络10个,182个用户IO口。分述如下:LES(LogicElements)andLAB(LogicArrayBlocks):每个逻辑阵列块LAB包括16逻辑单元LE,在CycloneIII中LE是最小的逻辑单元。M9K:CycloneIII系列的每个M9K存储块提供9Kbit片上存储器,能够支持315MHz操作速度,用户能够配置为RAM,FIFO缓冲器或者ROM。支持单口、简单双口和真双口操作模式。其中单口、简单双口能够配置为1,2,4,8,9,16,18,32和36位宽度。真双口模式支持1,2,4,8,9,16和18位宽。嵌入式硬件乘法器和DSP支持CycloneIII系列产品支持最大288个硬件乘法器块,每个块支持一个独立的18X18位乘法器和2个独立的9X9位乘法器。这些特性使得CycloneIII器件适合代替现有DSP系统,并拥有高速,低成本,低功耗等特征。能够仅用CycloneIII器件或者作为DSP的协处理器,大大提高性价比。DSPIPcores: 通用DSP运算功能如有限冲击响应(FIR),快速傅里叶变换(FFT)和数控振荡器(NCO)等。通用视频和图像处理功能。DSPBuilder接口工具方便地连接QuartusII软件和MATLAB。6.单片机控制部分这部分较简