IC设计的基本知识

第一章IC设计的根本学问

集成电路设计方法大致可分为定制(Custom)＞半定制(Semi-custom)、可编程规律器

件(PLD)等设计方法，如图1.1所示。定制设计方法又可分为全定制(Full-Custom)设计

和基于包(Cell-Based)的设计方法二类。本课程讲授集成电路定制设计方法。半定制和可编程

规律器件安排在其它课程中。

图1.1ASIC设计方法分类

1.1集成电路设计流程

全定制(i'ull-Custom)设计和基于包(Cell-Based)的设计方法使用不同的设计流程，

所使用的设计工具也会有所不同。

1.1.1全定制设计流程

全定制(fullcustom)集成电路设计方法，是按规定的功能与性能要求，对电路的构造布

局与布线进展最优化设计，实现最小面积，最正确布线布局、最优功耗速度积，以求获得尽

可能最优的设计。全定制(fullcustom)集成电路设计方法通常用于高性能的设计场合：规模

较小性能要求较高的中小规模专田集成电路；大批量高性能集成电路，例如CPU与内存；需

要最正确优化设计的标准单元库等等。图1.2是全定制设计流程，大致的步骤如下：

1）电路图绘制：依据芯片的功能要求与性能指标，选择适宜的集成电路工艺库，使用

电路图编辑工具绘制电路图。

2）前仿真：利用HSPICE对电路图进展仿真（幅员前仿真），并进展性能优化。

3)绘制幅员：依据Foundry(代，厂〕供给的幅员设计规章，利用幅员编辑，具绘制芯

片幅员。

4)幅员验证：包括几个主要步骤：设计规章检查DRC(DesignRuleCheek),幅员与电

路比照验证LVS(LayoutVersusSchematic),幅员寄生参数抽取LPE(LayoutParasiteExtract)

等。为了保证设计的幅员能被正确制造出来，流片厂家会依据工艺定义很多设计规章，DRC

就是对幅员进展全面的设计规章检查。LVS的任务是证明幅员实现的功能与电路网表描述的完

全全都。按幅员流片的实际芯片，会引入很多寄生参数，例如引线和MOS管的寄生电阻与电

容，各种寄生晶体管等，LPE的任务就是对幅员进展寄生参数抽取，获得包括寄生参数的电

路网表。

5)幅员后仿真：寄生参数在前仿真时没有计入，因此有必要对幅员进展包括寄生参数

的电路网表进展幅员后仿真。经过验证后，导出GDSH数据交Foundry(代工厂)进展流片。

图1.2全定制设计流程

1.1.2Cell-based的设计流程

对于产品周期短，电路规模较大的专用集成电路设计，通常承受Cell-based的集成电路

设计方法。图1.3是CeD・based的集成电路设计流程,大致的步骤如下：

1)HDL设计描述和功能仿真：依据芯片的功能要求，将芯片划分为假设干功能模块，

使用VHDL或Verilog等硬件描述语言实现各模块的设计，并对HDL设计进展功能验证。

2)规律综合：依据芯片的功能要求与性能指标，选择适宜的集成电路工艺库，使用规

律综合工具对HDL设计进展综合，得到包含所用工艺延时等信息的门级网表。

图1.3Cell-based的设计流程

3）综合后仿真：功能仿真没有考虑实际电路的延迟，综合后仿真（门级仿真J的主要

工作是确认经综合后的电路是否符合要求，此阶段仿真将计入门电路的延迟。

4）自动布局布线：自动布局布线是使用EDA工具把综合后的门级网表转换成芯片的幅

员。布局是将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各

模块之间互连的连线。在自动布局布线阶段，使用经过验证的标准单元库，会大大提高布局

布线的速度并提高芯片的性能。

5）幅员验证：这一步类似于全定制设计方法，包括：设计规章检查DRC（DesignRule

Check）,幅员与电路比照验证LVS（LayoutVersusSchematic）,幅员寄牛.参数抽取LPE（Layoul

ParasiteExtract）等。

6）幅员后仿真：这一步类似于全定制设计方法，即对幅员进展包括寄生参数的电路网

表进展幅员后仿真。经过验证后，导出GDSII数据交Foundry（代工厂）进展流片。

1.2集成电路设计工具简介

图L2和图1.3是一个定制IC设计的典型流程。各设计工具的作用已在流程中标示。IC

设计工具众多，目前主流的IC设计工具由三大公司开发。

1.2.1Cadence公司

Cadence涵盖了电子设计的整个流程，包括系统级设计，功能验证，1C综合及布局布线，

模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真

建模等。

1、IC5141USR3功能介绍

IC514I是Cadence公司开发的用于全定制集成电路设计的主要工具平台。目前它在全定

制集成电路设计领域居行业领先地位。USR3表示是每三版修订。IC5141USR3功能强大，

本课程用到的IC5141中的主要工具有:ComposeEditor（电路图设计工具）,VirtuosoLayout

Editor（幅员设计工具），Diva（幅员验证工具），AnalogArlisl（电路模拟工具）等。

Diva（幅员验证工具）可完成在线的DRC,LVS和LPE任务。AnalogArtist可通过Cadence

与HSPICE的接口（ADE）调用HSPICE对电路进展模拟。此外，AnalogArlisl还可调用Cadence

公司开发的Spectre和UltraSim等快速仿真程序。

2、ASSURA3.1.4功能介绍

ASSURA是Cadence公司的幅员验证工具，Assura在语法上与diva相像，可以说是diva

的升级版本，它能处理更大规模幅员的物理验证。

3、IUS56功能介绍

IUS(IncisiveUnifiedSimulator)是Cadence公司的主要仿真工具。IUS工具包括NCsim

(使用Verilog和Verilog-AMS仿真数模混合电路),以及NC-SC(SystemC仿真工具)。

通过IUS的AMS模拟器，可以对数模混合信号进展仿真。安装后，IUS可以独立使用，也

可在IC5141平台中调用。

4、MMSIM60功能介绍

MMSIM(Multi-modesimulation)是Cadence公司的另一主要仿真工具，它包括Spectre

和UltraSim等快速模拟程序。安装后，MMSIM可以独立使用，也可在IC5141平台中调用。

5、SOCEncounter52功能介绍

Encounter是Cadence公司的自动布局布线工具，目前它在自动布局布线领域居行业领先地

位。几乎全部的IC设计公司都会使用Encounter完成自动幅员设计。

1.2.2Synopsys公司

Synopsys是IC设计工具的另一巨头，它也涵盖了集成可路设计的整个流程。尤其是

Syr.opsys的DC在规律综合领域居行业领先地位。

1、DC2023功能介绍

DC(DesignCompiler)是Synopsys的规律综合优化工具，它把HDL描述综合为与工艺相

关的门级网表。它可以承受多种输入格式，如硬件描述语言、原理图和网表等，并产生多种

性能报告。

2、Primetime功能介绍

PrimeTime是静态时序分析工具，可进展静态时序分析(STA),准确的RC延迟计算，先

进的建模和时序验收。

3、HSPCIE功能介绍

1972年美国加利福尼亚大学柏克莱分校开发了用于集成电路的电路模拟程序SPICE。其

后，消灭了SPICE的各种版本，HSPICE即是其中最成功的电路模拟程序之一。HSPICE承

受了准确的、经过验证的集成电路器件模型库和先进的仿真和分析算法，供给了一个高精度

的电路仿真环境。目前HSPICE已成为业界标准的准确电路仿真器。

1.2,3Mentor公司

Mentor是IC设计工具的另一巨头，它也涵盖了集成电路设计的整个流程。Menlor公司尤

其以ModelSim仿真工具和Calibre物理验证工具最为精彩。

1、Calibre功能介绍

Calibre工具可完成DRC、LVS和LPE等幅员验证任务。目前，Calibre工具已经被众多设计

公司、单元库、IP开发商和晶圆代工厂承受，作为深亚微米集成电路的主要物理验证工具。

Calibre工具已经被集成到Cadence公司的VirtuosoLayoutEditor设计环境中，可在IC5141中直接

调用，也可单独使用。

1.3工艺库

1.3.1工艺库简介

集成电路设计必需针对具体的制造工艺。工艺库通常由晶圆代工厂、IP公司（例如

Artisan）xEDA软件公司（例如Cadence,Synopsys）等供给。使用IC工具进展芯片设计时

必需有工艺库的支持。工艺库包含集成电路的各种信息，例如单元的规律功能、面积、输入

到输出定时关系、单元扇出限制，以及幅员信息。不同的设计工具使用不同的工艺库，例如

针对Synopsys的工艺库和针对Cadence的工艺库。

1.3.2NCSU库简介

NCSUCDK（NorthCarolinaStateUniversityCadenceDesignkit）是由NorthCarolinaState

University开发的CDK（CadenceDesignkit）工艺库。NCSUCDK使用美国MOSIS的SCMOS

设计规章，可用于IC全定制设计。目前的最版本是NCSUCDK1.5.1,适用的IC设计平台

是IC5141o

目前NCSUCDK1.5.1供给的工艺有:TSMC0.18um,TSMC0.25um,TSMC0.35um,

AMI0.5um,AMI1.5um,HP0.6um。

通过IC5141平台,使用NCSUCDK1.5.1可进展以下主要IC设计:Virtuoso［幅员设计），

Composer（电路图设计），Diva幅员验证,AnalogArtist（HSPICE,Spectre,UltraSim）等。

1.3.3OSU库简介

OSUCellLibrary由OklahomaStateUniversity开发的标准单元库。OSUCellLibrary必需

在NCSUCDK支持下运行。目前的最版本是OSUV2.4,适用的1C设计平台是IC5141,

SOCEncouter5.2,以及Synopsys公司的DC,可用于CMOSIC全定制设计以及Cell-based的

IC设计。

目前OSUV2.4供给的工艺有:TSMC0.18um,TSMCO.25um,AMI0.35um(withpad

cells),AMI0.5uni(withpadcells)o

1.4可获资源链接

1.4.1芯片制造代工厂(Foundry]

芯片制造代工厂(Foundry)众多，下面列出国内用户最常使用的主要Foundry以及可获

工艺技术(截止到2023年10月I。

lvTSMC台积电〔台湾〕

中文全称：台湾积体电路制造股份

英文全称：TaiwanSemiconductorManufacturingCompanyLimited

可获工艺：0.5um,0.35um,O.25um,O.I8um,0.13um,0.09um0.065um,0.045um

2、CSM或称Chartered加坡特许〔加坡〕

中文全称：特许半导体制造公司

英文全称:CharteredSemiconductorManufacturingLtd

可获工艺：O.35um,0.25um,0.18um,0.13um,0.09um,0.065um,0.045um

3、SMIC中芯国际〔上海〕

中文全称：中芯国际集成电路制造股份

英文全称：SemiconductorManufacturingInternationalCorporation

可获工艺：0.35um,0.25um,0.18um,0.13um,0.09um

4、HJTC或称HJ和舰科技(苏州)

中文全称：和舰科技(苏州)

英文全称：HeJianTechnology(Suzhou)Co.,Lid.

可获工艺:0.35um,0.25um,0.18um

5、CSMC华润上华〔无锡〕

中文全称：华润上华科技

英文全称：CSMCTechnologiesCorporation

可获工艺：3.0至0.5微米

1.4.2主要MPW效劳机构

多工程晶圆(MultiProjectWafer)也称多目标芯片，简称MPW,参与MPW打算的芯

片设计，必需使用一样的工艺，它们放在同一晶圆片上流片，每个设计可以得到数十片芯片

样品，而制造费用依据芯