《数字电路的分析与应用》-模块二 项目1

任务一二进制计数器１.异步二进制计数器在前面触发器的学习中已知，Ｔ′触发器是翻转型触发器，即输入一个ＣＰ脉冲，触发器的状态就翻转一次。如果Ｔ′触发器初始状态为０，则在逐个输入ＣＰ脉冲时，其输出状态就会由０→１→０→１不断变化。这样一个触发器就能表示一位二进制数的两种状态，两个触发器就能表示两位二进制数的４种状态，ｎ个触发器就能表示ｎ位二进制数的２ｎ种状态，即能计２ｎ个数。此时称触发器工作在计数状态，即由触发器输出状态的变化，可以确定ＣＰ脉冲的个数。如图２－２所示，为由四个下降沿触发的ＪＫ触发器构成的四位异步二进制加法计数器电路，其最低位触发器ＦＦ０的时钟脉冲输入端接计数脉冲ＣＰ，其他触发器的时钟脉冲接相邻低位触发器的输出Ｑ。下一页返回任务一二进制计数器当一个计数脉冲ＣＰ下降沿到来时，触发器ＦＦ０的状态翻转一次；当Ｑ０由１变为０时，即输入一个下降沿给ＦＦ１的时钟脉冲，触发器ＦＦ１的状态翻转一次；当Ｑ１由１变为０时，即输入一个下降沿给ＦＦ２的时钟脉冲，触发器ＦＦ２的状态翻转一次；当Ｑ２由１变为０时，即输入一个下降沿给ＦＦ３的时钟脉冲，触发器ＦＦ３的状态翻转一次。可见，逐个输入ＣＰ脉冲时，计数器的状态按Ｑ３Ｑ２Ｑ１Ｑ０＝００００→０００１→００１０→００１１→０１００→０１０１→０１１０→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１０→１１１１的规律变化。当输入第１６个ＣＰ脉冲时，计数状态由１１１１→００００，完成一个计数周期。上一页下一页返回任务一二进制计数器四位二进制加法计数器的状态转换表如表２－１所示。异步二进制加法计数器的状态转换图如图２－３所示，时序图如图２－４所示。２.同步二进制计数器如图２－５所示，为由４个下降沿触发的ＪＫ触发器构成的四位同步二进制加法计数器电路。图中４个ＪＫ触发器采用同一计数脉冲ＣＰ。上一页返回任务二十进制计数器１.异步十进制计数器８４２１ＢＣＤ码异步十进制加法计数器电路如图２－６所示。由图２－６，写出８４２１ＢＣＤ码异步十进制加法计数器的驱动方程为上一页下一页返回任务二十进制计数器设计数器初始状态为００００，代入上述状态方程进行计算，得十进制加法计数器的状态转换表如表２－２所示。由状态转换表可知，８４２１ＢＣＤ码异步十进制加法计数器只用了００００～１００１这１０种有效状态，其余１０１０～１１１１的６个状态是无效状态，即该电路具有自启动能力。８４２１ＢＣＤ码异步十进制加法计数器的状态转换图如图２－７所示，时序波形如图２－８所示。２.同步十进制加法计数器同步十进制加法计数器电路如图２－９所示。由图２－９，写出同步十进制加法计数器的驱动方程为上一页下一页返回任务二十进制计数器根据状态方程可列出状态转换表，同步十进制加法计数器的状态转换表同表２－２，状态转换图同图２－７，时序图同图２－８。上一页返回任务三集成计数器及其应用中规模集成计数器有二进制、十进制和任意进制等多种类型，功能齐全，使用灵活。目前市面上有ＴＴＬ和ＣＭＯＳ两大系列的各型产品可供选择，现举例介绍集成芯片的型号、功能及其使用方法。１.集成二进制计数器１）四位二进制同步加法计数器７４ＬＳ１６１集成二进制同步加法计数器７４ＬＳ１６１与前面介绍的四位二进制同步加法计数器就基本工作原理而言并无区别，只是为了方便使用和扩展功能，在制作时增加了一些辅助功能。下一页返回任务三集成计数器及其应用７４ＬＳ１６１是四位二进制同步加法计数器类型中比较典型的芯片，其逻辑符号如图２－１０所示，引脚说明如下。Ｄ０～Ｄ３：并行数据输入端；Ｑ０～Ｑ３：数据输出端；ＴＴ、ＴＰ：计数控制端；ＣＰ：时钟输入端，上升沿有效，ＣＲ：异步清除输入端，低电平有效，ＬＤ：同步并行置数控制端，低电平有效，ＣＯ：进位输出端，高电平有效。上一页下一页返回任务三集成计数器及其应用２）四位二进制同步加法计数器７４ＬＳ１６３７４ＬＳ１６３具有同步清零功能。当ＣＲ＝０时，在ＣＰ脉冲的上升沿到来时，Ｑ３Ｑ２Ｑ１Ｑ０＝００００，即同步清零。进位输出端ＣＯ当计到１５（１１１１）时，便产生进位输出，其他时刻为０。电路其余功能与７４ＬＳ１６１相同。即７４ＬＳ１６１和７４ＬＳ１６３均是同步预置四位计数器，外形及引脚排列也相同，所不同的是７４ＬＳ１６１是异步清零，７４ＬＳ１６３是同步清零。２.集成十进制计数器１）二－五－十进制异步加法计数器７４ＬＳ２９０（７４ＬＳ２９０、７４ＬＳ９０）上一页下一页返回任务三集成计数器及其应用７４ＬＳ２９０是异步式二－五－十进制计数器，由两个独立的计数器组成。触发器Ａ构成模２计数器，对ＣＰＡ计数，触发器Ｂ、Ｃ、Ｄ组成模５计数器，对ＣＰＢ计数。若将ＱＡ的输出接至ＣＰＢ端，计数脉冲由ＣＰＡ输入，则构成２×５的十进制计数器。７４ＬＳ２９０具有清零、置数和计数功能。其逻辑符号如图２－１１所示，功能表如表２－４所示。２）十进制可逆集成计数器７４ＬＳ１９２７４ＬＳ１９２是四位同步、可预置双时钟十进制可逆计数器，其逻辑符号及功能表如图２－１３及表２－５所示，引脚说明如下。ＣＰ＋和ＣＰ－：７４ＬＳ１９２为双时钟工作方式，ＣＰ＋是加计数时钟输入，ＣＰ－是减计数时钟输入，均为上升沿触发。上一页下一页返回任务三集成计数器及其应用ＣＲ：异步清零端，高电平有效。ＬＤ：异步预置控制端，低电平有效。当ＣＲ＝０，ＬＤ＝０时，预置输入端Ｄ、Ｃ、Ｂ、Ａ的数据送至输出端，即ＱＤＱＣＱＢＱＡ＝ＤＣＢＡ。ＱＣ：进位输出，当加法计数时，电路进入１００１状态后有负脉冲输出。ＱＢ：借位输出，当减法计数时，电路进入００００状态后有负脉冲输出。上一页下一页返回任务三集成计数器及其应用３）８４２１ＢＣＤ码同步加法计数器７４ＬＳ１６０７４ＬＳ１６０是前面介绍的二进制同步加法计数器７４ＬＳ１６１的“姐妹”电路，除了计数为十进制外，其他功能都与７４ＬＳ１６１一样，其逻辑符号和引脚排列与７４ＬＳ１６１相同，这里不再给出。其功能表如表２－６所示。３.集成计数器的应用在集成计数器产品中，大部分属于二进制和十进制这两大系列，但实际上经常会用到其他进制的计数器。可用现有的二进制或十进制计数器，外加适当的门电路连接而成。下面举例说明组成任意进制计数器的几种方法。上一页下一页返回任务三集成计数器及其应用１）反馈归零法利用计数器的置零功能可获得任意Ｎ进制计数器。集成计数器的置零方式有两种，即异步清零法和同步清零法。２）预置数法利用计数器的预置数功能也可获得Ｎ进制计数器，这时应先将计数起始数据预先置入计数器。集成计数器的预置数也有两种方式，即异步预置数法和同步预置数法。３）级联法计数器的级联是将两个或两个以上的集成计数器串联起来，以获得计数容量更大的计数器。上一页下一页返回任务三集成计数器及其应用一般集成计数器都设有级联用的输入端和输出端，只要正确连接这些级联端，就可获得所需进制的计数器。两个模Ｎ计数器级联，可实现最大模数Ｎ×Ｎ的计数器。计数器的级联一般用低位片的进位／借位输出端和高位片的使能端或时钟端相连来实现。根据集成计数器进位／借位输出信号的类型，计数器常用的级联方式也有两种，即异步级联和同步级联。上一页返回图2-2返回表2-1返回图2-3返回图