西南交通大学2026年《数字电子技术基础》期末考试试题及答案

西南交通大学2026年《数字电子技术基础》期末考试试题及答案一、单项选择题（每题2分，共20分）1.在TTL门电路中，若输入端悬空，其逻辑状态等效于A.逻辑0B.逻辑1C.高阻D.不确定答案：B解析：TTL输入端悬空时，发射极无电流，晶体管截止，等效为高电平。2.下列触发器中，存在空翻现象的是A.主从RS触发器B.边沿D触发器C.边沿JK触发器D.同步RS触发器答案：D解析：同步RS触发器在CP=1期间输入变化会引起多次翻转，即空翻。3.某8位DAC的参考电压VREF=5.00V，其最小分辨电压为A.19.53mVB.39.06mVC.9.77mVD.78.13mV答案：A解析：最小分辨电压=VREF/2^n=5/256≈19.53mV。4.在VerilogHDL中，下列语句可综合出组合逻辑的是A.always@(posedgeclk)q<=d;B.always@(aorb)y=a&b;C.initialbegin…endD.forever#5clk=~clk;答案：B解析：敏感列表仅包含电平信号，无时钟沿，综合为组合逻辑。5.某ROM有10条地址线，8条数据线，其存储容量为A.1K×8bitB.2K×8bitC.1K×10bitD.2K×10bit答案：A解析：210=1024=1K，数据宽度8bit，故1K×8bit。6.对同一时钟域的同步计数器，最高工作频率主要取决于A.触发器建立时间B.触发器保持时间C.组合逻辑最大延迟D.触发器传输延迟与组合逻辑延迟之和答案：D解析：Tclk≥tpcq+tcomb+tsu，故最高频率由三者共同决定。7.在CMOS传输门中，若控制信号C=1，则A.NMOS导通、PMOS截止B.PMOS导通、NMOS截止C.两管均导通D.两管均截止答案：C解析：C=1时NMOS栅极高电平，PMOS栅极低电平，两管同时导通，实现双向传输。8.将4位二进制数B3B2B1B0转换为格雷码G3G2G1G0，正确关系为A.G3=B3,G2=B2⊕B3,G1=B1⊕B2,G0=B0⊕B1B.G3=B3,G2=B2⊕B1,G1=B1⊕B0,G0=B0C.G3=B3⊕B2,G2=B2⊕B1,G1=B1⊕B0,G0=B0⊕B3D.G3=B3,G2=B3⊕B2,G1=B2⊕B1,G0=B1⊕B0答案：D解析：格雷码最高位与原码相同，其余位Gi=Bi+1⊕Bi。9.若某ADC的量化电平数为1024，则其分辨率约为A.10bitB.0.1%C.0.39%D.0.98%答案：B解析：分辨率=1/1024≈0.00098≈0.1%。10.在状态机设计中，采用“独热”编码的优点是A.节省触发器B.组合逻辑简单、速度快C.抗干扰差D.状态译码复杂答案：B解析：独热码每个状态仅一位为1，次态逻辑仅须检测一位，速度快。二、填空题（每空2分，共20分）11.某CMOS反相器的噪声容限高电平VNH=VOHmin−VIHmin，若VOHmin=4.5V，VIHmin=3.5V，则VNH=____V。答案：1.0解析：4.5−3.5=1.0V。12.若用256×4bitRAM扩展成1K×8bit，需用____片，并采用____扩展方式。答案：8，字位同时解析：字数需扩大4倍，位数扩大2倍，共4×2=8片。13.一个模为60的计数器至少需要____级触发器。答案：6解析：26=64≥60，故需6级。14.在QuartusPrime中，时序分析工具报告Fmax=250MHz，则最短时钟周期为____ns。答案：4.0解析：T=1/f=1/250MHz=4ns。15.某ALU执行加法时，进位传播延迟为tpcarry=0.2ns，和产生延迟为tpsum=0.3ns，则4位行波进位加法器总延迟为____ns。答案：1.2解析：4×0.3=1.2ns（和延迟逐级累加）。16.若某系统时钟为100MHz，欲用分频得到1Hz，需设计一个____进制计数器。答案：108解析：100MHz/1Hz=108，即100000000进制。17.用3线-8线译码器74HC138实现4线-16线译码，需外加____门电路。答案：1片2-4译码或1个反相器解析：用最高位控制使能端，无需额外门亦可，但常用1反相器区分两片。18.在Verilog中，定义参数N=8，则语句assignout=|data[N-1:0];实现____功能。答案：8位数据或运算，检测是否为非零。19.某ADC采用逐次逼近型，时钟频率为2MHz，完成一次转换需____μs。答案：5解析：n=10位，需n+2周期，12×0.5μs=6μs，若含采样保持则为5μs（题设简化）。20.若用ROM实现组合逻辑函数F(A,B,C)=Σm(1,2,4,7)，则ROM地址线至少____条。答案：3解析：3变量，23=8字。三、化简与证明（共10分）21.用卡诺图化简F(A,B,C,D)=Σm(0,1,2,5,8,9,10)+Σd(3,7,11,15)，写出最简与或式。（5分）答案：F=A′C′+B′D′解析：四变量卡诺图，圈四组四格，合并得两项。22.证明：对任意n位二进制数X，其补码表示满足[X]补+[−X]补=2n。（5分）证明：设X为正数，[X]补=X，[−X]补=2n−X，相加得2n，溢出位丢弃，结果为零，符合模2n运算。四、组合逻辑设计（共15分）23.设计一个2位二进制乘法器，输入A=A1A0，B=B1B0，输出P=P3P2P1P0。要求：（1）列出真值表；（3分）（2）写出各输出逻辑表达式并化简；（6分）（3）用与门、或门、异或门实现P2，画出逻辑图。（6分）答案：（1）真值表略（16行，P=A×B）。（2）P0=A0B0P1=A1B0⊕A0B1P2=A1B1⊕(A1B0·A0B1)P3=A1B1·(A1B0+A0B1)（3）P2需2与门、1异或、1或门，图略。五、时序逻辑分析（共15分）24.分析下图电路（文字描述）：由两个负边沿JK触发器构成同步时序电路，输入X，输出Z。状态方程：Q1*=XQ1′+X′Q1Q0*=XQ0′+X′Q0Z=Q1Q0（1）写出状态表；（5分）（2）画出状态图；（3分）（3）说明电路功能；（2分）（4）若初始状态为00，输入序列X=0110100，求输出序列Z。（5分）答案：（1）状态表：现态Q1Q0|X=0|X=1|Z00|00|11|001|01|10|010|10|01|011|11|00|1（2）状态图：四状态循环，11时输出1。（3）功能：当连续输入两个相同值时进入11，输出高电平，检测“相同位对”。（4）Z序列：0000010。六、Verilog设计（共10分）25.设计一个可预置的模24BCD加法计数器，时钟上升沿有效，同步预置端LOAD，高有效，预置值Din[7:0]为两位BCD码，输出Qout[7:0]，进位Cout。要求：（1）写出完整Verilog代码；（6分）（2）说明如何验证其模24功能。（4分）答案：（1）modulebcd24(clk,rst,LOAD,Din,Qout,Cout);inputclk,rst,LOAD;input[7:0]Din;outputreg[7:0]Qout;outputregCout;always@(posedgeclk)beginif(rst)Qout<=0;elseif(LOAD)Qout<=Din;elsebeginif(Qout[3:0]==4'd9)beginQout[3:0]<=0;if(Qout[7:4]==4'd9)Qout[7:4]<=0;elseQout[7:4]<=Qout[7:4]+1;endelseQout[3:0]<=Qout[3:0]+1;if(Qout==8'h23)beginQout<=0;Cout<=1;endelseCout<=0;endendendmodule（2）仿真时给Din置23，LOAD=1加载，然后连续计数观察Qout由23→00，Cout=1，重复24个状态即验证。七、综合应用（共10分）26.某温度采集系统使用8位ADC，参考电压2.56V，采样频率1kHz，要求将0~100°C映射为00H~64H。设计数字标定电路，使MCU读取的8位码值直接等于摄氏温度整数。（1）计算ADC量化间隔；（2分）（2）说明映射关系；（2分）（3）用组合逻辑实现“ADC码→BCD温度值”转换，写出设计思路并给出关键公式。（6分）答