2026年基于内存语义的在网计算开放标准IFEC v1.0报告-

加速作为更高级的计算特性，会极大的优化算力成本与时延，从而全方位的提升部署交换机内部将数据类型转化为FP32，同时每次计算时都按既定的顺序相加，最大程度IFEC完全与上层协议解耦，上层协议则无需对于无需交换机预留资源的行为，比如单纯的写Version:描述：该字段用于描述报文类型，从而确定后续的操作，最高2bit分别为卸载位与规约位，卸载位bit置位表示此加速group会直接通过数据面创建，规描述：该字段旨在定义加速过程中出现的异常情况，置位表示1：规约操作超时：Switch迟迟收不到返回的数据2：聚合操作超时：Switch进行Ack聚合的场景下timeoutstatus置位后返回给源xPU。此时交换机可以4.3.3xPUid164.3.4xPUid8如下图所示，xPU1-8在一个IF依然可以通过lldp对id关系进行验证，用于确保id的正确性家独立对分配到的输入进行处理并返回，返回后的数据会进Dispatch可以被看作是将数据从一个或多个源节点发送到多个目标节点的过程，在AF分离等场景下，可xPU侧会根据自身情况，选择合适的组播头，如果选择的专家数超过了组播头IFECSwitch仅支持按端口粒度对称显存广泛应用于大模型训练、推理场景中，多个xPU通过程序员通常利用原子操作与内存顺序语义，在内存语义互连系统中构建所需的内存一致性性能相似的业务报文，并把这些报文存储在相应的缓冲区里针对IFEC流量，建议将请求流量与数据根据集合通信中，输入和输出xPU内存地址的对应关系，可以将集合通信分类给定输入大小的情况下，可以完全确定每一个输入数据和输出位置的对应关系相似。因此，可以在集合通信开始时，发侧xPU可以直每一份数据会有Top-K份复制，发送到至多Top-K个xPU上。这里，同一份数据在不同的xPU上的内存显存中连续的排布。该方案会引入过多的显存开销。本章节提供一个3.对于Dispatch集合通信，发侧xPUi到在网计算交换机上，第k个张量传递的目获取发侧真实显存地址，将对应张量发送至交换机。待交换机收到全部AXI是ARM提出的一种高性能、高带宽、低延迟的片上总线协议，广泛用于AI加速器等内部模块互联，AXI4的角色从事务发起的角度分为Master与Slave，Master发起请UCIe（UniversalChipletInterconnectExpress）是一个开放标准，通常用于Chiplet之间的高速互现异构集成。对于使用UCIE与AXI进行片间互联的xPU架构中，通常使用AXI2UCIE-Bridge进行串并转换，数据传输，AXI-Adaptor进行AXI事物代理xPU可通过增加IFEC相关指令，比如多播写与多播读，或提前下发请求在控制流上支持均可，片上网络需具备类AXI的Sideband通道传递IFEC相关信息，对于使用AXI协议族互联的xPU，数据部分可通过标准AIX4/5总线进行传递，端侧IP则需要对IFEC信息与Payload对齐合并后再发送。对于非AXI总线互联的XPU，则可以考虑Streming方式直接传递。对于使用AXI协议族互联的xPU，可通过扩展AXIAWuser信号、ARuser信号、Ruser信号分别携带写数据、读请求、读数据的IFEC信息。部分xPU在user信号也许中已类型操作类型等，针对此种情况仅需要携带携带Version、type、insid等信息即可，的位宽占用。对于多播头，除了user信号携带bitmap外，也可通过xPUids传递，IP侧可以选择通过xPUids进行封装，此类方案优势是所有的打包信息在一个cy