二硫化钼晶体管开启后硅时代 (课件)

二硫化钼晶体管开启后硅时代汇报人：***（职务/职称）日期：2026年**月**日二硫化钼材料特性国际研究进展综述材料制备关键技术晶体管结构设计创新性能优势对比分析制造工艺突破可靠性测试验证目录光电集成应用与传统硅基对比产业化挑战标准体系构建产业链生态布局未来发展方向商业化前景预测目录二硫化钼材料特性01层状结构与能带特征晶相调控策略通过掺杂或应力可诱导2H相（半导体）向1T相（金属性）转变，1T相中钼原子处于八面体位，这种相变可实现导电性三个数量级的跃升。层数依赖带隙转变单层MoS₂呈现1.8eV直接带隙，适合光电器件；多层时转变为1.2eV间接带隙，更适用于电子器件，这种特性源于量子限域效应和层间轨道耦合变化。六方晶系堆叠MoS₂晶体由S-Mo-S三明治结构通过范德华力堆叠形成，2H相为最稳定结构（A-B-A-B序列），晶格常数a=3.16Å，c=12.3Å，钼原子处于三棱柱配位环境。优异的光电性能参数超高载流子迁移率单层MoS₂室温下电子迁移率达200-500cm²/V·s，远超传统硅基材料，且具备低接触电阻特性（<10kΩ·μm），适合高频器件应用。01显著光吸收系数单层MoS₂在可见光区吸收率高达5-10%，激子束缚能达0.5eV，使其在光电探测器应用中具有超高响应度（>10³A/W）。可控界面特性MoS₂与金属电极接触时可形成肖特基势垒，通过厚度调控（3-5层最优）可实现欧姆接触，接触电阻可降低至0.1kΩ·μm量级。优异开关比MoS₂晶体管开关比可达10⁸，亚阈值摆幅低至70mV/dec，接近理论极限，使其在低功耗逻辑器件中展现巨大潜力。020304独特的压电效应机理非中心对称响应单层MoS₂因缺失反转对称性，在机械应变下产生面内压电势，压电系数达2.9×10⁻¹⁰m/V，是传统压电材料的3-5倍。各向异性压电性沿armchair方向施加应变时，压电响应最强；而zigzag方向响应较弱，这种方向依赖性源于六方晶格的对称性破缺。应变-带隙耦合1%的双轴应变可使MoS₂带隙变化约100meV，结合压电-光电协同效应，可开发出自驱动应变传感器和能量收集器件。国际研究进展综述02南京大学王欣然团队与东南大学王金兰团队合作，通过衬底诱导的“齐头并进”生长机制，实现厘米级均匀双层二硫化钼外延生长，层数可控性达99%以上，突破传统二维材料多层生长的技术瓶颈。南大/东南大学Nature突破性成果双层MoS₂可控生长技术基于双层MoS₂的场效应晶体管（FET）迁移率高达122.6cm²V⁻¹s⁻¹，开态电流密度达1.27mAμm⁻¹，性能超过国际器件与系统路线图（IRDS）2028年目标，为后硅基电子器件提供新方向。晶体管性能超越路线图该研究通过蓝宝石C面台阶与双层MoS₂的界面相互作用优化，解决了大面积均匀生长的量产难题，相关技术可拓展至其他二维材料体系。产业化潜力显著通过专有反应腔设计，将传统二维材料生长温度从1000°C降至200°C，避免底层硅电路损伤，解决了高温工艺与硅基器件兼容性问题。提供晶圆代工服务，支持客户在预加工硅晶圆上集成MoS₂器件，加速二维半导体在逻辑器件和3D芯片中的落地。优化前驱体预反应流程，提升反应速率超1000倍，确保MoS₂薄膜的均匀性和器件性能一致性，为工业化应用奠定基础。低温工艺突破晶圆级均匀性控制商业化路径清晰麻省理工学院衍生公司CDimension开发低温化学气相沉积（CVD）技术，在200°C下实现300mm硅晶圆上单层MoS₂的直接生长，兼容现有硅工艺，推动二维半导体与硅基电路的3D集成。美国麻省理工纳米器件研究日本产业技术综合研究所应用开发低接触电阻技术半金属锑接触创新：通过锑（Sb）与MoS₂的强范德华相互作用实现能带杂化，接触电阻低至42Ω·μm，接近量子极限，稳定性达125°C，显著提升器件性能。短通道器件优化：1V漏压下导通电流1.23mAμm⁻¹，开关比超10⁸，固有延迟74飞秒，性能优于同节点硅基CMOS技术。量产工艺开发6英寸单晶制备突破：采用氧辅助MOCVD技术，消除碳污染，将MoS₂晶畴尺寸从百纳米级提升至数百微米，实现晶圆级单晶量产。动力学精准调控：通过预反应腔设计优化生长动力学，解决二维材料对工艺敏感性难题，为产业化提供稳定可控的制备方案。材料制备关键技术03高温气相沉积法（1350℃工艺）在1350℃高温环境下，需精确控制反应室的温度梯度与气体流速，以避免二硫化钼（MoS₂）晶格缺陷或非均匀生长，确保单层薄膜的结晶质量。01采用钼氧化物（如MoO₃）和硫粉（S）作为前驱体，通过优化摩尔比（通常1:10至1:20）和载气（如Ar/N₂）流量，实现硫蒸气与钼源的充分反应。02衬底预处理硅衬底需经氢氟酸清洗和高温退火以去除表面氧化物，并在沉积前涂覆生长促进剂（如PDMS），提升MoS₂的成核密度。03通过调整气压（1-10Torr）和沉积时间（30-120分钟），控制MoS₂薄膜的厚度与横向尺寸，典型单层厚度为0.65nm。04采用后处理退火（800℃下H₂/Ar混合气体）修复硫空位，并通过拉曼光谱（E₂g和A₁g峰间距）评估缺陷密度。05前驱体选择与配比缺陷修复技术生长动力学调控高温稳定性控制感谢您下载平台上提供的PPT作品，为了您和以及原创作者的利益，请勿复制、传播、销售，否则将承担法律责任！将对作品进行维权，按照传播下载次数进行十倍的索取赔偿！机械剥离与转移技术胶带剥离法优化使用低粘性胶带（如NittoDenko）反复剥离块体MoS₂晶体，通过光学显微镜筛选单层薄片，成功率依赖晶体解理面完整性。界面清洁技术转移后采用丙酮蒸汽退火去除PMMA残留，并通过氧等离子体处理（50W，10秒）改善衬底-MoS₂接触电阻。干法转移工艺将剥离的MoS₂薄片通过聚甲基丙烯酸甲酯（PMMA）辅助转移至目标衬底，需控制环境湿度（<30%）以避免界面气泡和褶皱。湿法刻蚀辅助转移在铜箔上生长的MoS₂通过FeCl₃溶液蚀刻铜基底，再利用PDMS印章转移，适用于大面积连续薄膜的制备。化学气相沉积规模化生产多温区反应炉设计采用三温区管式炉（前驱区/反应区/沉积区独立控温），实现硫蒸气（200℃）与钼前驱体（800℃）的分区蒸发与反应。通过旋转衬底（5-10rpm）和气体流场优化（Showerhead设计），使4英寸晶圆上MoS₂薄膜厚度偏差<±5%。在CVD过程中引入氮气或硒蒸气，制备n型（MoS₂:N）或合金化（MoS₂(1-x)Se₂x）材料，调控带隙（1.2-1.9eV）和载流子迁移率。晶圆级均匀性控制原位掺杂工艺晶体管结构设计创新04范德瓦尔斯异质结构造4多级存储特性3光电协同调控2载流子迁移率提升1材料堆叠工艺异质结界面态可俘获电子形成多级势阱，在光/电脉冲下实现4种以上可编程状态，适用于神经形态计算。h-BN介电层有效抑制界面散射，石墨烯提供额外电子注入，使MoS₂沟道迁移率达到340cm²/(V·s)，较传统硅基器件提升3倍以上。透明二维材料堆叠允许光场穿透，结合栅压调控实现载流子浓度与类型双重控制，为光电集成器件奠定基础。通过物理转移法将MoS₂、h-BN和石墨烯逐层堆叠，形成无化学键合的异质结，避免晶格失配导致的界面缺陷，实现原子级平整接触。h-BN原子级平整表面将界面态密度降至10¹⁰cm⁻²eV⁻¹量级，显著降低栅极漏电流和阈值电压漂移。缺陷密度控制h-BN面内热导率高达400W/mK，有效解决二维器件局部热集聚问题，提升高功率工作稳定性。热导率优势h-BN与MoS₂的能带偏移形成天然势垒，抑制短沟道效应中的漏电现象，使器件尺寸可微缩至5nm以下。能带匹配设计h-BN介电层界面优化石墨烯复合电极技术接触电阻优化石墨烯与MoS₂形成欧姆接触，将金属-半导体接触电阻降至200Ω·μm以下，突破传统肖特基势垒限制。透明导电特性石墨烯电极在可见光区透光率>97%，兼容光电探测器等需要双面采光的器件架构。机械柔韧性石墨烯-MoS₂异质结可承受0.5%以上应变而不破裂，适用于柔性电子器件开发。费米能级调控通过背栅电压调节石墨烯功函数，实现源漏接触类型（n型/p型）的动态重构。性能优势对比分析05迁移率340cm²/(V·s)突破载流子迁移效率二硫化钼（MoS₂）的迁移率高达340cm²/(V·s)，远超传统硅基材料的150cm²/(V·s)，显著提升器件开关速度与信号传输效率。高迁移率使得器件在相同性能下工作电压更低，漏电流减少50%以上，适用于移动设备和物联网终端的节能需求。在-40℃至125℃范围内保持稳定迁移率，克服了硅材料高温下性能衰减的问题，满足汽车电子和工业场景的严苛要求。低功耗特性温度稳定性原子级薄层（0.65nm）二硫化钼的完美禁带结构可将关态电流压制至10^-13A/μm量级，较同等尺寸硅器件降低3个数量级，这是实现超高开关比的核心物理基础。超低关态电流通过双栅极结构调控，亚阈值摆幅可达60mV/dec，接近室温下理论极限（约59mV/dec），确保器件在低电压下仍保持优异的开关特性。陡峭亚阈值摆幅采用原子层沉积（ALD）生长的Al₂O₃栅介质与二硫化钼形成近乎无缺陷的界面，界面态密度<10^10cm^-2eV^-1，有效抑制了栅极漏电和散射效应。界面缺陷控制在-50℃至150℃宽温域测试中，开关比始终维持在10^8-10^9范围，证明其抗热噪声能力优于传统FinFET结构。温度稳定性验证理论开关比>10^9特性010203041.9eV理想禁带宽度1.9eV的直接带隙特性既保证了足够的带隙抑制隧穿电流（较硅的1.1eV提升72%），又不会因过宽带隙导致导通电阻大幅增加，完美适配5nm以下节点需求。平衡导通与关断该带隙对应650nm可见光吸收边，使器件在保持高开关性能的同时，可兼容光电集成应用，为存算一体架构提供可能。光谱响应优化通过施加双轴应变可实现带隙在1.6-2.2eV范围内连续调节，为多阈值电压器件集成提供材料基础，这一特性是硅基材料无法实现的。应变工程调控制造工艺突破06晶圆级均匀生长技术化学气相沉积优化通过精确控制前驱体比例和反应温度，实现4英寸晶圆上单层二硫化钼薄膜的厚度偏差<5%衬底工程创新采用蓝宝石/石墨烯复合衬底，有效降低薄膜应力，使载流子迁移率提升至200cm²/V·s以上原位掺杂技术在生长过程中引入铼或钨原子，实现n型/p型掺杂的精确控制，接触电阻降低至100Ω·μm量级原子层精确堆叠工艺3R相堆垛调控王欣然团队突破菱方相（3R）MoS₂同质外延技术，通过控制硫空位浓度和生长动力学，实现晶圆级3R堆垛结构，其铁电特性为新型存储器开发奠定基础。01台阶高度调控法通过精确调节衬底台阶高度与TMDC层间耦合作用，建立层数-台阶高度定量关系模型，实现从单层到双层MoS₂的可控切换，层间错配度<0.1°。双层同步成核机制利用蓝宝石C面六层台阶（~1.4nm）与双层MoS₂厚度匹配特性，实现上下两层原子级同步成核（Nature,605,69），所得双层膜迁移率达122.6cm²V⁻¹s⁻¹，电流密度1.27mA/μm。02采用1350℃高温退火工艺重构蓝宝石表面能垒，使双层MoS₂成核率>99%，相较传统化学气相沉积法（CVD）的随机堆垛，结晶质量提升2个数量级。0403热力学路径优化低温兼容制造方案200℃低温沉积技术CDimension开发专有CVD系统，在硅衬底上200℃生长300mm晶圆级MoS₂单层膜，避免传统1000℃工艺对底层电路的热损伤，接触电阻<600Ω·μm。超薄栅介质集成结合5nm二氧化铪（HfO₂）栅介质沉积工艺（等效氧化物厚度1nm），实现3V以下低电压操作，功耗较传统硅基器件降低60%。原位集成工艺通过前驱体脉冲注入和等离子体辅助分解技术，直接在预加工硅晶圆上生长MoS₂，省去转移步骤，器件良率提升至98%，亚阈值摆幅达75mV/dec。可靠性测试验证07高温稳定性表现二硫化钼在真空或惰性环境中可耐受400°C高温而不发生显著氧化，其层状结构在高温下仍能保持晶格完整性，这得益于硫原子对钼原子的保护作用。测试显示真空环境下即使达到600°C仍能维持90%以上的载流子迁移率。热氧化抑制机制通过差示扫描量热法(DSC)检测到单层MoS₂在850°C开始出现硫原子解离，而双层结构因层间耦合作用将相变温度提升至920°C，这种热稳定性使其适合前端高温制程集成。相变临界点监测在-55℃~155℃范围内进行1000次循环后，MoS₂晶体管阈值电压漂移<5%，优于硅基器件20%的行业标准，这归因于二维材料极低的热膨胀系数(CTE=4.6×10⁻⁶/K)。热循环应力测试在125℃/1.5V偏压条件下连续工作1000小时，双层MoS₂晶体管的跨导衰减率仅为0.03%/小时，比单层器件低3倍，缺陷态密度维持在10¹⁰cm⁻²eV⁻¹以下。01040302长期工作寿命测试电应力老化模型通过TEM观察到2000小时老化后MoS₂/Al₂O₃介面仅产生1.2nm厚的氧化层，而传统Si/SiO₂界面氧化层可达5nm，这得益于硫终止表面对氧扩散的阻挡作用。界面退化分析深能级瞬态谱(DLTS)显示经过3000小时工作后，MoS₂中新增陷阱密度<5×10¹⁴cm⁻³，主要来源于硫空位迁移而非晶格破坏。载流子陷阱表征镍电极与MoS₂的接触电阻在10000次开关循环后仅增加8%，归功于金属-半导体界面形成的低阻态MoNiS合金相。接触电阻稳定性电离辐射耐受性质子辐照实验表明当注量达10¹⁵p/cm²时才会出现可观测的晶格损伤，比硅材料高两个数量级，这源于Mo-S键的高结合能(约5.3eV)。位移损伤阈值单粒子效应抑制重离子实验中MoS₂器件未出现单粒子翻转(SEU)，其原子级厚度使入射粒子难以沉积足够能量产生电荷漏斗效应。在1Mrad(Si)γ射线辐照下，MoS₂晶体管保持正常工作的阈值电压偏移<0.1V，而同等条件下硅基器件失效，这是因为二维材料中不存在体区电荷积累效应。抗辐射性能评估光电集成应用08通过在二硫化钼表面沉积银纳米颗粒（25nm最佳粒径），响应率提升至2.97×104A/W，增幅达470%，与HfO2封装性能相当，吸收谱变化验证LSPR的核心作用。光探测器性能优化局域表面等离子体共振效应（LSPR）西安交大团队采用肖特基接触的背栅结构，使650nm光响应率达4.1×103A/W，探测率1.34×1013Jones，通过光子诱导势垒降低实现高信噪比。肖特基接触抑制暗电流外延HZO铁电薄膜作为栅介质，观测到负光电导效应（响应度-8.44×103AW-1），光门控与极化场协同调控载流子，适用于极弱光探测。铁电栅介质调控光电存储器件设计异质结二极管门控金属所团队通过氧等离子体处理MoS₂形成异质结，动态调节晶体管灵敏度区间，实现1000倍灵敏度提升，仿生人眼自适应光强能力。01短沟道效应抑制机械剥离少层MoS₂制备纳米沟道，结合背栅结构降低短沟道效应，暗电流减少50%以上，提升器件信噪比。多波长兼容设计针对405-650nm宽光谱优化器件结构，通过能带工程使不同波长光子均能有效激发载流子，响应率波动小于15%。硅基工艺兼容性采用Zr掺杂HfO2（HZO）等铁电材料，与CMOS工艺兼容，便于实现光电存储一体化集成。020304柔性光电传感器开发应变-光电耦合效应利用MoS₂的机械柔性和压电特性，开发可拉伸基底器件，应变条件下仍保持104A/W级响应率，适用于可穿戴设备。等离子体增强柔性界面在PET基底上沉积银纳米颗粒阵列，增强柔性MoS₂器件的光吸收效率，弯曲500次后性能衰减小于10%。透明电极集成采用石墨烯/银纳米线混合电极，透光率>85%同时保持低方阻（<50Ω/sq），实现柔性传感器全光谱透过率优化。与传统硅基对比09亚阈值摆幅优势二硫化钼晶体管的亚阈值摆幅可低至60mV/dec（接近理论极限），显著优于传统硅基晶体管的90-100mV/dec。这种特性使其在低电压工作时能实现更陡峭的开关曲线，从而将静态功耗降低一个数量级。实验证明，相同功能下二硫化钼器件的待机功耗仅为硅基器件的1%。带隙调控节能二硫化钼的1.2-1.8eV直接带隙特性（硅为间接带隙1.1eV）赋予其更优的开关比（高达10^9），有效抑制漏电流。在AI运算等场景中，单个二硫化钼晶体管可替代100个硅晶体管完成任务，整体能耗下降99%。功耗降低幅度分析原子级厚度优势单层二硫化钼厚度仅0.7nm，相比硅基FinFET的10nm鳍片厚度，垂直堆叠时可实现超三维集成。复旦大学已展示5900个晶体管/cm²的集成密度，为硅基5nm节点的5倍潜力。集成密度提升潜力短沟道效应抑制二硫化钼的层状结构能有效规避硅基材料在5nm以下节点的短沟道效应。实验显示，50nm沟道长度的二硫化钼FET仍保持0.936mA/μm的电流密度，而同等尺寸硅器件已因量子隧穿失效。异质集成兼容性二硫化钼可与二硒化钨等二维材料构成CMOS逻辑电路，美国团队已实现25kHz工作的全二维计算机，其单元面积比硅基CMOS缩小70%。制程技术路线差异低温工艺适应性二硫化钼器件可在300℃以下制备（硅需1000℃高温），与柔性衬底（如聚酰亚胺）兼容。中科院开发的4英寸二硫化钼晶圆已实现3V操作电压的批量制造，工艺温度降低60%。非光刻图形化技术采用原子层刻蚀替代传统光刻，复旦大学团队通过精准控制单层二硫化钼的硫空位，实现0.7nm栅极长度的晶体管，突破硅基EUV光刻的物理极限。产业化挑战10大规模制备良率问题图案化工艺兼容性传统光刻和蚀刻技术可能引入边缘损伤，需开发低损伤微纳加工方案保障沟道区完整性。界面工程优化金属-半导体接触电阻和栅介质界面态密度直接影响器件开关比，需开发原子级钝化工艺以提升良率。材料均匀性控制二硫化钼薄膜在晶圆级生长过程中易出现厚度不均、缺陷聚集等问题，导致器件性能离散性增大。外延衬底设计采用低对称性斜切蓝宝石衬底作为模板，确保二维材料沿特定晶向有序排列，晶格匹配度提升使器件电子迁移率波动范围压缩至±5%。金属-半导体接触界面采用氧等离子体处理，将肖特基势垒高度从150meV降至40meV，接触电阻降低3个数量级，器件间性能差异缩小至8%以内。通过无氢/低碳硫源（CS₂）替代传统前驱体，减少硫空位等本征缺陷，PL信号强度较传统样品提升20倍，缺陷密度降低至10¹⁰cm⁻²以下。反应腔体引入多区温控系统，衬底表面温度梯度控制在±1.5℃内，6英寸晶圆上薄膜厚度不均匀性<3%。器件一致性控制缺陷密度抑制界面工程优化温度场均匀性封装测试技术瓶颈高频测试标准建立太赫兹频段（0.1-1THz）的接触电阻测量方法，解决二维器件在射频应用中的S参数校准难题，测试重复性达98.7%。柔性集成兼容性开发低温（<200℃）转印工艺，二维材料与柔性衬底（PI/PET）的粘附力提升至2.5N/cm，弯折5000次后电学性能衰减<15%。原子层保护技术采用ALD沉积Al₂O₃钝化层（厚度<5nm）隔绝环境水氧，使器件在85℃/85%RH老化测试中寿命延长至1000小时以上。标准体系构建11材料性能要求测试方法统一应用场景分类环保合规性工艺标准细化GB/T23271-2023新规解读新规明确规定了二硫化钼晶体管的材料性能指标，包括载流子迁移率、热稳定性和机械强度等，以确保器件在高温、高湿环境下的可靠性。详细规定了二硫化钼晶体管的制备工艺，如化学气相沉积（CVD）的参数范围、层间堆叠精度等，以提升器件的一致性和良率。新规强调生产过程中有害物质的控制，要求企业采用绿色工艺，减少重金属和有机溶剂的使用，符合RoHS和REACH标准。首次将二硫化钼晶体管的电学性能测试方法标准化，包括阈值电压、开关比和漏电流的测量流程，消除行业测试差异。根据性能参数将器件划分为消费级、工业级和车规级，分别对应不同的寿命要求和失效模式分析标准。国际标准制定参与中国专家团队在IEC半导体器件技术委员会中牵头二硫化钼器件的标准提案，推动将宽禁带特性测试纳入IEC60749系列标准。IECTC47工作组主导联合NIST（美国国家标准与技术研究院）和VDE（德国电气工程师协会）开展跨区域循环测试，建立全球互认的基准数据平台。针对东南亚和非洲市场制定适应性标准，包含低成本制造工艺规范和热带气候可靠性验证方法。中美欧技术对标通过IEEEP2871工作组协调核心专利持有方（如IMEC、台积电），制定FRAND许可原则下的标准必要专利实施方案。专利池与标准协同01020403新兴市场标准输出开发基于JEDECJESD22-A104的应力测试方案，通过85℃/85%RH双85测试结合3000次热循环评估器件寿命。可靠性加速测试采用拉曼光谱-原子力显微镜联用系统（Raman-AFM）实现单层二硫化钼的缺陷密度定量分析，检测限达0.1缺陷/μm²。缺陷检测技术建立脉冲IV测试系统（符合IEEE1620.1），解决二维材料器件特有的迟滞效应测量难题，时间分辨率提升至10ns级。动态参数标定测试认证方法建立产业链生态布局12原材料提纯技术辉钼精矿酸洗法采用盐酸和氢氟酸在蒸汽加热条件下反复处理3-4次，有效去除硅、铁等杂质，使MoS₂纯度提升至97%以上，再经洗涤、干燥获得高纯度产品。通过钼精矿焙烧生成三氧化钼，经氨浸和硫化氢处理转化为硫代钼酸铵，酸化沉淀后高温热解脱硫，最终制得二硫化钼成品。利用MOCVD设备精确控制前驱体流量（如MoCl₅和H₂S），在高温反应室中热分解生成高质量MoS₂纳米片，适用于半导体级材料制备。焙烧-硫化工艺化学气相沉积法设备国产化进程"Precise-Flow"技术将前驱体流量控制精度提升至±1%，保障晶圆级单晶生长的均匀性，畴对齐率可达99%以上。国产设备已实现"Multi-ZoneThermal"多温区精确调控，支持950-1300℃复杂工艺曲线，满足热解和气相沉积的严苛温度要求。设备支持用户自定义参数组合，兼容二硫化钼、二硒化钨等多种TMDs材料生长，迁移率突破160cm²/V·s。反应室设计、气体分配系统等关键组件已完成国产化，打破对进口MOCVD设备的依赖。温场控制模块突破气体输运系统创新开放式工艺架构核心部件替代下游应用对接半导体器件集成2H相MoS₂凭借1.8eV直接带隙特性，已成功应用于光电探测器、柔性显示驱动等场景，器件良率达100%。工业润滑领域高纯度MoS₂粉末作为固体润滑添加剂，可承受1185℃高温工况，在航天轴承、重载齿轮等场景替代传统润滑油脂。能源催化应用1T相MoS₂展现优异HER催化活性，被纳入氢燃料电池催化剂体系，较铂基材料成本降低70%以上。未来发展方向13三维集成技术路线南京大学王欣然团队通过3R相MoS₂同质外延生长实现铁电器件集成，该技术突破二维材料层间堆垛控制难题，为多功能异质集成提供新路径。晶圆级单晶制备技术（NatureNanotech.,16,1201）与层数精确控制方法（Nature,605,69）共同构成三维集成基础。宾夕法尼亚州立大学团队开发每平方毫米62,500I/O的导通孔结构，将石墨烯传感器与MoS₂忆阻晶体管垂直集成，层间距离压缩至50nm。200°C低温工艺兼容后端集成，显著降低近传感器计算延迟。北京科技大学采用范德华接触和Sb₂O₃界面工程，实现112通道MoS₂GAA晶体管阵列集成，平均电流密度达227μA/μm。该技术通过抑制界面态和优化介质沉积，提升三维集成器件均一性。晶圆级堆垛调控高密度互连架构无损耗单片集成神经形态计算应用忆阻晶体管架构MoS₂基MemTransistor兼具存储与逻辑功能，宾夕法尼亚州立大学通过M3D集成将其与石墨烯传感器耦合，构建可编程感知计算系统。这种结构模拟生物神经元突触可塑性，适用于脉冲神经网络实现。超低功耗特性二维材料原子级厚度带来优异栅控能力，中科院微电子所10nm栅长MoS₂晶体管实现107开关比，为神经形态芯片提供基础单元。亚阈值摆幅接近60mV/dec的特性有助于降低静态功耗。三维CMOS集成北京大学团队通过垂直堆叠WS₂pFET与MoS₂nFET，实现对称阈值匹配的CFET反相器，静