【忆阻器简易逻辑电路分析4100字】

忆阻器简易逻辑电路分析1.1仅由忆阻器构成的辅助逻辑：器构成的辅助逻辑的电路设计。其中提到基本的布尔逻辑中运算“与”和“或”逻辑门是由两个忆阻器按照极性反向串联而成，如下图1.1和图1.2所示。其中B-B-时由于从忆阻器负端接入，忆阻器M1的阻同理当遇到逻辑为(0,1)(1,1)(0,0)时该逻辑门均能实现“与”逻辑。同理当遇到逻辑为(0,1)(1,1)(0,0)时该逻辑门均能实现“或”逻辑。加入两个由CMOS构成的反相器，提升其波形，使得输出波形更加稳定。上述提到的“与”“或”逻辑采取的仅使用忆阻器的辅助逻辑组成，实际上并不能用于电路设计中，从图1.3和图1.4中可以观察到其输出信号由于分压原因会造成信号的衰退，造成在高低电平逻辑转换时出现“毛刺”现象，并不能非常好地还原高低逻辑，且其转换状态需要的时间较长，无法瞬间转换，同时从式 (1.1)与式(1.2)可以得到其最终能形成所需的逻辑，仅适合在一组忆阻器中使用，实际电路中往往需要多个与门或门，此时微弱的衰退会累积成不可忽略的影响，因此一般使用时仅使用一组并会在后面加一个CMOS晶体管构成的反相器，对其信号进行抬升，尽量减少信号衰减带来的影响。同时，该现象其实是忆阻器记忆性的展现，因为忆阻器自身阻值与上一刻输入的电流总量有关，且不同性能的忆阻器所需的反应时间不同。该现象在表明忆阻器辅助逻辑不适用于单独的运算逻辑电路的同时肯定了其可适用于存储电路的可能性。1.2忆阻器与晶体管比例逻辑构成的异或门：“异或”逻辑即为两个输入端为不同电平时输出为高电平，相同电平时输出为低电平，该逻辑在实际应用电路如半加器、全加器等使用广泛，由于单独的忆阻器难以实现该功能，可选择加入CMOS晶体管与忆阻器组合实现异或逻辑。文献[26]中介绍了一种复杂的组合逻辑电路。通过稍加改变可以实现如图下更容易理解的“异或”逻辑。具体电路如下：N1N2X1该无源电路由两个忆阻器，两个NMOS晶体管以及两个PMOS晶体管构成。其中两个输入端从忆阻器负端接入忆阻器，忆阻器正端串联，后分别通过由晶体管构成的“非门”逻辑，其输入输出有以下几种情况：(1)输入端V1为高电平，输入端V2为低电平，既逻辑状态(1,0)时，忆阻器M1的阻值会慢慢增大到RoFF,电流方向为V2→M的阻值会慢慢减小到Ro,此时输出节点X1与X2均为低电平，由CMOS晶体管(2)因电路为对称结构具备电路对称性，当输入端V2为高电平，输入端(3)输入端V1为高电平，输入端V2为高电平，既逻辑状态(1,1)时，两个忆阻器的阻值都将增至最大值类似于截断。此时无电流通(4)输入端V1为低电平，输入端V2为低电平，既逻辑状态(0,0)时，两利用上述忆阻器模型在LTSPICE中进行仿真模拟，使用导通电压为1.5v左右的AO6407型PMOS管，及导通电压为3v左右的Si7336ADP型NMOS管，比为50%频率为2000Hz的方波和占空比为70%频率为1600Hz的方波，可得到图1.6输出响应曲线。V(B)1.3忆阻器与晶体管构成的新型比例逻辑：因此非门的设计要另辟新。传统的反相器由一个NMOS晶体管和一个PMOS晶的集成器件，故文献[20]提出了由1个忆阻器及1个NMOS管构建的非门逻辑电路，如图1.6所示。该非门逻辑电路在忆阻器正端接直流电压Vcc,以V₁N作为输阻RT=0,输出电压为如图1.8所示。可以观察到其是由新型比例逻辑中的非门基础上扩张而成，其将A为高电平即逻辑“1”时，忆阻值Rm=Ron,输入端□A为低电平即逻辑“0”时，忆阻值Rm=RoFF。对于NMOS晶体管输入端□B为高电平时，NMOS晶体既然有了由非门为基础引申的A与B非门，同理由非门也能够引出对应的NMOS晶体管，能够实现二输入的或非门，具体电路如图1.9所示。此外根据电路的比例性质，可以通过额外并联NMOS晶体管实现N输入或非门。该电路的工作原理近似于新型比例逻辑中的非门。其中忆阻器与T1组成一个“非门”,同时忆阻器与T2亦组成一个“非门”,根据NMOS晶体管的高电压导通性质，当且仅当A端□与B端口均为低电平时，T1与T2同时截止，此时输出为Vcc高电平即逻辑“1”,其他情况都会有至少一个NMOS晶体管导通，由于同时出现“与”和“或”,即可将前面所提到的两逻辑配合摩根定律使用可以探索出后续应用电路中大部分的输入端口的设计部分。其具体电路图如图1.10所示。其工作原理结合上述两种电路，当且仅当输入端□B和C为高电平时候，TI和T2均截断，输出由通过忆阻器正端的输入端□A决定，进行仿真后可以发现其满足“A·B+C”逻辑。以及忆阻器辅助逻辑中的“与”逻辑，搭建了一个由5个忆阻器以及一个NMOS具体电路图如图1.13所示，其等价于一个异或门和一个与门相结合。AAABB信号分别从M1和M2负端接入，类似忆阻器辅助逻辑中的“与”逻辑，实现与门功能。右侧中输入端□A和输入端□B信号分别从M3和M4正端接入，类似忆阻器辅助逻辑中的“或”逻辑，此时输出节点X2为A+B,即A与B的“或”X2=A+B通过式1.7可以得发现该电路能够实现两输入端□的异或功能，由于其同时输出ABS00000110工0工01101在LTSPICE中给定占空比为40%频率为2KHz频率作为A输入端，给定占空比为58%频率为1.6KHz频率作为B输入端为后对该多功能逻辑电路进行仿真：分析其波形后发现其大致能满足半加器的逻辑，然而因为使用了忆阻器比例逻辑作为输入端，不可避免在一些信号高低转换点因为分压的原因导致有所失真。该多功能逻辑电路虽有所缺陷，但在同类型的异或门设计上采取了尽可能多的忆