《数字化测量系统》-第二章

2.1数字化测量技术的几个基本概念1.两种计量体制

1）模拟量模拟量是指数值上连续变化的量，它既包括数值与时间上均连续的连续时间函数，也包括时间上离散而数值上连续的瞬时连续函数。工程领域中常见的电压、电流、压力、温度、流量、位移、加速度、长度等都是连续的时间函数；而经过采样后的各种物理量的瞬时值都是瞬时模拟量。

2)数字量数字量是以一定步长步进的离散量。例如，汽车的数量、飞机的架数、零件的件数等都是数字量，这些量只有用数字量来计量才有实际意义。下一页返回2.1数字化测量技术的几个基本概念

2.量化和量化误差

1)量化量化是将模拟量变换成数字量表示的过程，其实质是将经采样得到的信号的实际幅度值，用最靠近的离散电平值代替(见图2.1.1)，离散电平值就是数字值。其结果是可以取无穷多个的连续实际采样幅度值变为有限数目的离散电平了。在图2.1.1中假设某一信号的幅度值位于0～7的范围，每隔s采样一次，所得到的实际准确幅度值(取三位有效数字)为0.56V、3.91V、3.2V、2.32V、2.88V和6.21V，把最靠近的一组量化电平(电平台阶定为1V代替这些准确值，就得到1V、4V、3V、2V、3V和6V。上一页下一页返回2.1数字化测量技术的几个基本概念

量化所得到的数字量具有抽象的数学意义，要真正表示对应的模拟量，还必须赋予数字量以码制和量化物理单位，赋子码制的过程称之为编码，其实质是用代码表示采样值。例如，物体的质量是模拟量，为了确定其对应的数字量，可以采用天平通过比较法实现。将物体放在天平的一端；另一端放砝码，砝码的最小单位是“克”，共使用四种砝码即1g,10g,100g和1000g，天平达到平衡时共用了1g的砝码个，10g的砝码个，100g的砝码个，1000g的砝码个，这样物体的质量被转换成了4个抽象的数字。显然这4个数字要能真正代表质量必须赋予它们码制和量化单位，这里物体的质量应被表示为:

这里量化单位是“克”，码制是十进制。因此数字量~代表了物体的质量这一模拟量。上一页下一页返回2.1数字化测量技术的几个基本概念

数码中的每一位叫码位或码元，在二进制中又称比特(bit)。一个数码中所有码元的总合称为码字或码组，码字中的码元数称为码长或字长。在数字系统中由于二进制采用数字电路实现最为容易，因此二进制是最常用的码制。由n个码元组成的二进制码组(码字)的个数共有如果信号被量化的电平数目为L，用二进码来表示此数目时，所需要的字长n可按下式求出上一页下一页返回2.1数字化测量技术的几个基本概念2)量化误差用数字量计量模拟量时，一般情况下不会是正好相等，存在误差。这种由量化而造成的计量或测量误差称为量化误差。量化误差可以表示为:

设模拟信号为，量化信号为，则上式可表示为上一页下一页返回2.1数字化测量技术的几个基本概念

显然，量化误差的最大值就是量化单位。量化误差是固有的，无法消除的，其大小取决于量化单位的大小和测量点的位置，量化单位越小，测量点越接近量化数字量的对应点，则量化误差越小。在上例中当量化单位为lg时，对质量为8.37g的物体其量化误差为-0.63g或+0.37g；而当量化单位为0.1g时，对质量为8.37g的物体其量化误差为-0.03g或+0.07g，后者的量化误差远小于前者。量化误差与被测信号的数值大小有关，是随机的，而最大量化误差是个确定的量，两者是有区别的，一般在数字化测控系统中所说的量化误差是指最大量化误差。由于量化误差是随机的，因此它对测试系统所造成的影响大小一般应采用统计方法估计，如果一律采用最大量化误差评估所受的影响，有时候偏于保守。上一页下一页返回2.1数字化测量技术的几个基本概念

通常最大量化误差是量化步进值q，但是可以采用1/2偏置的方法使其降低为q/2，这样量化误差的变化范围为假设被测模拟量连续变化，各测试点出现的概率均匀分布，则概率密度函数为常数:

根据随机变量均值的定义，此系统产生的量化误差之均值为上一页下一页返回2.1数字化测量技术的几个基本概念

此时量化误差均方差为量化误差的标准偏差为结果说明，采用了1/2偏置之后，数字化测试系统的量化误差的有效值只占量化单位的1/3。实际上量化误差的均方差就是量化误差的平均功率，如果将量化误差视为量化噪声，则转换系统的信噪比为上式表明，要提高转换系统的输出信噪比，必须减小量化的步进值q，也即提高数字系统的分辨率或码字的字长。上一页下一页返回2.1数字化测量技术的几个基本概念3.数制与编码一个数可以采用各种不同的数制以约定的代码表示，究竞采用何种数制及编码，需要根据实际的应用环境确定，人们最为熟知的数制是十进制，然而由于二进制在数字电子线路中最易实现，因此数字计算机领域均采用二进制或以二进制码为基础的派生码，数字测量与数字计算机密切关联，在数字测量领域中同样采用二进制码或以二进制码为基的派生码。数字编码分为两类，第一类是具有数量概念的编码，它代表具体的数值；第二类是没有数量概念的数字编码，这类数字编码仅仅含有代表某种信息的意义，使用它的目的只是为了实现传递信息或者按照信息进行控制的功能，它们没有数量概念，不可运算，如ASCII码等。上一页下一页返回2.1数字化测量技术的几个基本概念1）自然二进制小数码在数字电子系统中，二进制是最准确、可靠，也是最方便的一种数制，任何一个数都可以用n位以高、低电平状态代表的“1”，“0”两个数所组成的代码来表示。自然二进制数是一种最简单的二进制数，对于n位的自然二进制数，其表不数的范围为2n-1。在测试系统中，由于大多数情况下其输出数据(即测试与转换结果)都是与输入量/满量程的数值成某种函数关系。多数情况下，要求输出量与输入量/满量程的数值成正比，即式中k为常数。上一页下一页返回2.1数字化测量技术的几个基本概念

上式说明测试系统的输出量的数值就是表不输出量占满量程值的份额数，因为输入量总是小于满量程值，因此他们的比值总是小于1，为此输出量采用自然二进制小数表示相比采用自然二进制数表示更为贴切，更能说明测量过程的本质。采用自然二进制小数码来表示测量系统的输出输入关系有更为明确的物理意义。虽然通常采用自然二进制小数表示输出结果，但为方便起见在形式上仍然采用自然二进制整数，只是其中隐含了除2n的运算，即输出或转换的结果是n位自然二进制整数D，其实际的含义是D/2n。上一页下一页返回2.1数字化测量技术的几个基本概念2)双极性二进制数码在许多情况下，不但要求用数字量表示模拟量的幅度大小，还要包含极性信息，为此需要采用双极性二进制数码表示测量或转换结果。在数字系统中常用的双极性二进制数码有如下几种:(1)符号一数值二进制码规定最高有效数位标志符号信息，"0”为正号，"1”为负号，除MSB位外的各位数位组成数值码。数值码表不数的大小，按自然二进制规则建数。上一页下一页返回2.1数字化测量技术的几个基本概念(2)偏移二进制码这是一种数据转换系统中最常见的双极性码。它也是按自然二进制规则建数，不同的是将零点位置向上移动半满量程(标称满量程的一半)。量程范围内所有的负数的MSB位均为“0",所有正数的MSB位均为“1"，最大的正数为111...1，最小的负数为000...0。

(3)2的补码它的MSB为代表符号位，"0”代表正号，“1”代表负号，其余各位组成数值位，正数的2的补码的数值位与自然二进制数原码相同；负数的2的补码的数值位是原码经过求反后再加1得出的代码。上一页下一页返回2.1数字化测量技术的几个基本概念

表2.1.1给出了上述双极性二进制数码的汇总，比较列表代码的相互关系，可得出如下结论：①任何一种n位双极性代码中，总有一位作为符号位，通常取MSB位为符号位，其余位是数值位。②偏移二进制码与2的补码的区别仅仅在于符号位相反，两者数值位是相同的，因此两者之间的转换十分简单，只要把符号位求反即可实现。由于数据转换电路容易处理偏移二进制码，而数字计算机中采用2的补码作为数据数制，因此这两种双极性二进制数码在数字测试系统中成为主要的编码制式。③由于双极性二进制码的数值只有(n-1)位，因此对单极性域来说，它只能包含个量化单位。更具一般的分辨率定义，其分辨率应为1/。如果把它与n位单极性码相比，其分辨率是后者的一半。④符号一数值二进制码的零码有两个，在数值处理上不方便，因此使用较少。上一页下一页返回2.1数字化测量技术的几个基本概念3)格雷码(GrayCode)

格雷码是一种无权二进制码。它的编码特点是相邻的两个数码变化，其余各位的系数均不变，如表2.1.2所示。这种编码技术主要用于某些直接数字式传感器中。格雷码与自然二进制码之间可以互相转换，转换遵循以下原则:(1)自然二进制码至格雷码的转换原则最高位相同，其余位转换时凡是自然二进制码中的某一位码与前一位码相异，则对应该位的格雷码为"1"；凡是自然二进制码中的某一位码与前一位码相同，则对应该位的格雷码为“‘0”。上一页下一页返回2.1数字化测量技术的几个基本概念(2)格雷码至自然二进制码的转换原则最高位相同，其余位转换时凡是格雷码中的某一位码为“1"，则对应该位的自然二进制码与前一位码相反；凡是格雷码中的某一位码为“0”，则对应该位的自然二进制码与前一位码相同。上述转换规则可由异或门实现，具体电路见图2.1.2。4）二一十进制(BCD)码二一十进制(BCD)码实际是以二进制码的形式表不的十进制码，它以4位二进制码表示1位十进制数，4位二进制码对应的权值组合方式有多种，使用较多的是8421码与2421码，其中，8421码的各位权值与自然二进制码相同，因此是最常用的一种BCD码。凡是不作说明的BCD码均是指8421码。自然二进制码与BCD码之间的转换可采用程序实现，也可由令门的集成电路实现。二进制数一BCD码转换芯片54/74185的引脚及6位二进制数—BCD码转换的原理图见图2.1.3。上一页下一页返回2.1数字化测量技术的几个基本概念

芯片共有5位二进制数输入，由于二进制数与BCD数的最低位相等，因此两种码的最低位不经过芯片而是直接相通。BCD码输出有8位，其中,不使用，为允许输入端，当它为高电平时，功能被禁止，并使所有输出端变为高电平。芯片功能表见表2.1.3。该芯片可以级联使用，构成多位转换器，图2.1.4示出了位二进制数一BCD码的转换电路。上一页下一页返回2.1数字化测量技术的几个基本概念5)七段显示器编码(七段码)

七段显示器编码实际上不是一种代表数量的代码，它是一种含有控制数字显示管显示数字或符号的信号编码。它的编码是按照数字显示管显示笔段的排列与控制信号的要求确定的。数字显示管的笔段排列见图2.1.5。按此排列对应显示的数字0-9的七段码编码见表2.1.4。通常情况下，数字测量系统的测量结果或转换结果是二进制码，欲采用数码管显示结果必须将二进制的测量或转换结果转换成7段码，转换方式可以采用软件编程的方式，也可以采用硬件的方式，硬件方式一般先将二进制码转换成BCD码，再将BCD码转换成七段码。硬件转换一般采用商品化的集成转换芯片实现，前面已介绍了二进制一BCD码的转换芯片，实现BCD至七段码转换的芯片有CD4055,CD4056和CD4511。CD4511的引脚图见图2.1.6。上一页下一页返回2.1数字化测量技术的几个基本概念A,B,C,D为4位8421BCD码输入，a,b,c,d,e,f,g为七段码输出，LT为灯测试信号，BI为消隐输入，LE为锁存使能信号，真值表见表2.1.5。6)ASCII码

ASCII码是美国标准信息交换码的缩写，它是为传送字母、数字、符号以及多种控制命令所编写的一种信息编码，它没有数量意义。

ASCII码一般用七位二进制数编码，共表示128个字符与控制命令。字符包括英文大小写字母、数字、常用标记号，控制命令与一般电传打字机和字符记录器等统一。ASCII码表见表2.1.6，控制命令表见表2.1.7。上一页返回2.2时钟基准源

在数字系统中，电路正常工作的必要条件是时序匹配，时序匹配的前提是有一个共同的时钟基准源，因此时钟基准如同电压基准一样是数字系统中的重要环节。1.阻容式时钟基准源这是一种采用门电路和阻容元件构成的多谐振荡器，适用于对频率稳定度和准确度要求不高的场合。其特点是电路简单，成本低廉，容易起振，其占空比为50﹪。这种时钟基准源的电路形式有多种，这里介绍一种简单常用的两级反相式阻容时钟基准电路。电路如图2.2.1所示。下一页返回2.2时钟基准源

图2.2.1中R1和C分别是振荡电阻和振荡电容。设在通电的初始时刻，C点为高电平，则B点为低电平，由于电容C两端的电压不能跃变，故在初始时刻A点的电位也为高电平。电容C通过R1放电，放电的途径为A→B→GND(地)，A点的电位随放电进程呈指数规律下降，当A点电位下降至非门F1的阈值电平，非门输出反相，使B点电位变为“1”，C点电位变为“0”，A点电位也随之变为“0”。此后电容C被充电，充电的途径为B→A→GND(地)，A点的电位随充电进程呈指数规律上升，当A点电位上升至非门F1的阈值电平时，非门输出反相，使B点电位变为“0”，C点电位变为“1”，A点电位也随之变为“1”。如此周而复始形成振荡，波形如图2.2.2所示。上一页下一页返回2.2时钟基准源

图2.2.1中的R2为偏置电阻，其作用是稳定工作点，清除转移电压的偏差，影响振荡频率改变输出波形占空比使之等于50﹪。设R=R1//R2，则振荡频率为

该形式电路的最低振荡频率为零点几赫兹，最高振荡频率约为2MHz。在时间常数R1C为定值时，为提高频率的稳定性，应避免使用大电容，尽量将R1值取大。当R1大于100千欧时，可用短路线代替R2使电路简化，成本降低。此时频率估算公式改为这种时钟基准源在单片集成A/D及单片机电路中应用较多。上一页下一页返回2.2时钟基准源2.石英晶体时钟基准源将石英晶体配之以逻辑门电路或专用集成电路，即可构成石英晶体振荡电路，产生高稳定度、高准确度的时钟基准。晶振电路的构成方式多种多样，传统的电路是以晶体管为有源器件，电路复杂，体积大，功耗高。目前广泛使用的晶振电路是以逻辑门电路代替晶体管与晶振结合构成的。其优点是功耗低，电路简单，便于调试。这里介绍一种最为常规的晶振电路，电路如图2.2.3所示。

该电路由反相器F1,F2,偏置电阻R1，振荡电容C1，C2组成。F1与R1组成反相放大器，利用R1可将F1偏置在线性放大区，R1一般取5.1到30兆欧，典型值为10兆欧。电容C2为频率微调电容，用于微调振荡电路的输出频率。上一页下一页返回2.2时钟基准源

该电路属于并联型晶体振荡电路，相当于电容三点式振荡器。此时晶体振荡器相当于电感L0，电感L0与电容C1，C2构成正反馈选频网络。电路通电后选频网络将通电干扰杂波中与f相同的信号选取出来，进行反馈放大，直至形成振荡。并在f频率上维持等幅振荡。f值可通过调节C2微调。F2的作用是整形隔离。上一页下一页返回2.2时钟基准源

该电路的典型应用是秒脉冲信号发生器。图2.2.4即应用该电路的秒脉冲信号发生器原理电路图。图2.2.4中4060是14位二进制串行计数/分频器，输出Q4一Q10，Q12一Q14，分别对应-和-分频，11脚为时钟输入端，9,10脚为时钟正反相输出端，在芯片内部9,10脚之间是一非门，10,11脚之间也为一非门，按图中的连接方式晶体振荡电路就是图2.2.3所示的晶体振荡电路，9脚是时钟的输出端，该时钟一方面输出；另一方面在芯片内部输往14级二分频器。根据电路的连接，由晶振电路产生的32768Hz的基准时钟，经分频后得到2Hz的信号输出，输出的信号再经由D触发器构成的二分频器二分频后得到1Hz的时钟输出信号。上一页下一页返回2.2时钟基准源3.单片函数发生器时钟基准源时钟基准源也可由单片函数发生器构成，单片函数发生器可产生矩形波、三角波、正弦波及锯齿波，当产生矩形波时可用作时钟基准源。典型的单片函数发生器芯片有美国Harris公司生产的ICL8038,MAXIM公司生产的MAX038。这里我们以ICL8038为例进行介绍。

ICL8038是精密单片集成波形发生器，只要外接少量的外部元件，即能产生高精密度的正弦波、方波、三角波、锯齿波和矩形波。改变外部电阻或电容可以使输出波形的频率在0.001Hz-300kHz的范围变化。其引脚图和功能框图分别如图2.2.5和图2.2.6所示。工作原理说明如下:上一页下一页返回2.2时钟基准源

芯片内集成了恒流源1和恒流源2两个恒流源，外接电容C由两个恒流源充电和放电，恒流源1始终处于接通状态，恒流源2由触发器控制接通或断开。设初始时恒流源2断开，电容C由恒流源1充电，电容电压随时间线性增加，当电容电压上升至比较器1的翻转电平(电源电压的2/3)时，触发器被触发，其输出状态改变，恒流源2被接通，这时电容C被放电，电容电压开始下降。当电容电压下降至比较器2的翻转电平(电源电压的1/3)时，触发器被触发，其输出状态改变，恒流源2被断开，回到初始状态，如此周而复始，触发器的输出形成方波，经缓冲器后从9脚输出，电容两端的电压为三角波，经缓冲器后由3脚输出，三角波经正弦波转换器转换后形成正弦波由2脚输出。上一页下一页返回2.2时钟基准源

若在4、5脚与电源Ep之间分别接如两个电阻RA、RB调节两个电阻阻值的大小可以改变电容C的充放电时间，可形成锯齿波和矩形波，可以改变振荡频率和波形的对称性。典型的接法如图2.2.7所示。RA控制三角波和正弦波上升部分及矩形波的高电平部分，三角波的幅度是1/3Ep，因此上升部分及高电平的时间为下降部分及低电平的时间为上一页下一页返回2.2时钟基准源

由上两式可以看出，当RA=RB时输出波形是对称的，对于方波其占空比是50﹪。输出波形的频率是

RA和RB阻值的选取依据下面的公式作为时钟基准源使用时，选择RA=RB=R，时钟频率f由R,C决定上一页下一页返回2.2时钟基准源4.基于频率合成技术的时钟基准源上述时钟基准源的频率调节需要通过改变元件参数(通常是电容或电阻参数)实现，无法实现时钟频率的数字调节，仅适用于要求时钟频率固定的测控系统中。在现代数字化测控系统中常常要求时钟频率能够根据数据采集或控制要求由程序控制，为此基于频率合成技术的程控时钟基准源应运而生。其分为基于锁相环的时钟基准源和基于直接数字频率合成(DDS)的时钟基准源两类。

上一页下一页返回2.2时钟基准源1)基于锁相环的时钟基准源锁相环是能够完成两个电信号相位同步的自动控制闭环系统，简称PLL(PhaseLockLoop)。相位同步是指同频率的两个或多个信号的相位变化率一致，即相位的相对关系保持固定。锁相环路由鉴相器(PD)、环路低通滤波器(LPF)和压控振荡器(VCO)三个基本环节组成。基本构成如图2.2.8所示。目前在实际频率合成器中均采用集成锁相环，集成锁相环种类较多，最为常用的是CD4046和74HC4046，前者是低频集成锁相环，后者是高频集成锁相环。本书以CD4046集成锁相环为例介绍频率合成器的分析与设计。上一页下一页返回2.2时钟基准源

(1)集成锁相环CD4046CD4046的引脚及内部结构见图2.2.9。1脚是相位输出端。当环路入锁时呈高电平，失锁时呈低电平，此端可直接驱动发光二极管，构成入锁状态指不电路，入锁时灯亮，失锁时灯灭。2脚是相位比较器工输出端。3脚是两个相位比较器的比较信号(反馈信号)输入端。生脚是压控振荡器也是锁相环的输出端。5脚是禁止端，接高电平时禁止锁相环工作，反之允许锁相环工作。6,7脚是压控振荡器振荡电容C1;接入端。8脚是负电源接入端，一般情况下接地。9脚是压控振荡器输入端，输入来自外接低通滤波器的输出。10脚解调器输出端，用于FM解调。11,12脚分别是外接电阻R1,R2的对V88的接入端。13脚相位比较器II输出端。12脚是信号输入端。上一页下一页返回2.2时钟基准源15脚是内部齐纳管阴极输出端，该脚可输出近似5.1V的基准电压，可用作基准源。16脚是正电源接入端。

CD4046的内部主要包括相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器VCO、输入线性放大器、齐纳管和一个用于解调输出的源跟随器。两个相位比较器是不同的，相位比较器I是异或门，要求两路输入信号的占空比为50﹪，且仅能鉴别相位差为0°一180°的两路信号。相位比较器且是一个上升沿触发的数字存储网络，它可以接收任何占空比的信号，且可以鉴别相位差为0°一360°两路信号。低通滤波器可以有两种结构，一种是一阶无源RC积分滤波器，如图中的R3和C2构成的电路。其频率特性为上一页下一页返回2.2时钟基准源

其截止频率为另一种是无源比例积分低通滤波器，电路如图2.2.10所示。其频率特性为该电路有两个可调的时间常数，当频率很高时F(jw)→R4/(R3十R4)，这就是滤波器的比例作用。除此之外在高频段，该电路有相位超前的校正作用，这有助于改善环路的稳定性。上一页下一页返回2.2时钟基准源

压控振荡器是锁相环的核心环节，图2.2.11为电路原理框图。当INH信号为“0”时，P3导通将P1和P2的源极与VDD接通。门1和门2被打开允许触发器工作。n1和外接电阻R1构成源跟随器，只要R1的阻值大于n1的电阻值一个数量级(大于10千欧),R1的电流即与VCO的输入电压成正比。该电流流过p1,P1和P2构成镜像电流网络，外接电阻R2增加了一个附加的恒流流过p1,该电流偏置了当VCO输入为0V时的VCO的工作频率。在镜像电流网络中，流过p2的电流和流过p1的电流相等与p2的漏极电压无关。由门1和门2构成的RS触发器或者使p4,n3导通，或者使P5、n2导通。因此外接电容C1.的两边一边接地;另一边由P2的恒定电流充电。当C1的电位被充电至使非门1或5改变状态时，RS触发器翻转，电容C1的充电端和接地端互换，从而使电容C1反向充电。如此周而复始VCO输出50%占空比的方波。这就是压控振荡器的工作原理。上一页下一页返回2.2时钟基准源

锁相环的外围关键元件是R1,R2,C1,C2。根据上述介绍R1,R2大于等于10千欧，若要求VCO的最低振荡频率fmin=0Hz,R2必须开路。C1对VCO频率的高端有影响，C2对VCO频率的低端有影响，减小C1将提高fmax，加大C2将降低fmin。外部元件的取值必须在下面范围内电源对VCO频率的高端也有影响，VDD越高fmax越高，但CD4046的输出频率上限是1.2MHz。上一页下一页返回2.2时钟基准源(2)基于CD4046的数字调节时钟基准源基于CD4046的数字调节时钟基准源的原理框图如图2.2.12所示，其基本原理是在锁相环的反馈回路中插入一N分频的分频电路，形成闭环，此时VCO输出为Nfck。fck是基准频率，改变N值即可改变电路的输出频率，其稳定度与基准频率相同，基准频率应由晶体振荡器产生，以确保合成频率的稳定度。

图2.2.12中相位比较器采用了芯片中的相位比较器II，低通滤波器采用了图2.2.11所示的无源比例积分低通滤波器，电阻R2开路。可预置数分频器可由中小规模集成芯片级联构成，常用的芯片有74161,74162,CD4522等，既可以采用减法器构成，也可以采用加法器构成，采用减法器式计数器时，预置的数值就是N，而采用加法器式计数器时，预置的数值需要根据所采用计数器芯片的工作原理确定。上一页下一页返回2.2时钟基准源2)基于直接数字频率合成(DDS)的时钟基准源

1971年，美国学者J.Tierncy,C.M.Rader和B.Gold提出了以全数字技术、从相位概念出发直接合成所需波形的一种新的频率合成原理。从此一种全新的频率合成技术—直接数字频率合成(DirectDigitalSynthesis,DDS)诞生了。自20世纪80年代开始，随着技术和器件水平的提高，这一新型的频率合成技术得到了飞速发展，成为了频率合成的主流技术。它与传统的单环、多环及小数分频等频率合成技术相比，具有相位噪声低、频率步进小、工作频带宽、转换时间短、线路简洁等特点。上一页下一页返回2.2时钟基准源(1)直接数字频率合成的原理

DDS主要由相位累加器、相位/幅度变换器、D/A转换器等部分组成，其基本原理框图如图2.2.13所示。图中相位累加器是N位二进制加法器，用于产生相位/幅度变换器的地址信号，相位/幅度变换器是存储器，可以是EPROM或EEPROM，在其中存储了一个周期正弦波的个等间隔采样的瞬时幅度数字值。相位累加器在时钟的作用下将频率控制字M与相位累加器上一次的输出值相加，得到新的相位/幅度变换器的存储单元的地址输出;时钟信号将存储器对应单元中的数字值读出，D/A转换器将数字码转换成模拟信号，经后续低通滤波器输出正弦波。频率控制字M表不累加器的输出以步长M步进，则合成正弦波的频率为上一页下一页返回2.2时钟基准源上一页下一页返回

当M=1时，得DDS的最小输出频率也即是频率分辨力当M=时，得DDS的最高输出频率以上结果说明，采用DDS技术合成频率时，所能合成的最高频率为时钟频率的一半。频率分辨力取决于相位累加器的位数N,N越大，分辨力越高，频率步进值越小，这是DDS的优点。但是，随着N值的增大，存储器的容量也将增大。2.2时钟基准源(2)集成DDS及应用近年来，随着集成电路工艺水平的不断提高，出现了集成直接数字频率合成器，这种芯片的出现大大简化了直接数字频率合成器的设计工作，本书以AnalogDevice公司的AD9850为例加以介绍。

①AD9850概述。

AD9850是采用先进的IDDS技术的高集成度芯片，内部集成有高速高性能D/A转换器和比较器，可以直接构成可编程数字频率合成器或时钟发生器，其输出是频率和相位可编程的正弦波，该正弦波可直接作为频率源或被转换为方波，用于捷变时钟发生器。其新颖的DDS内核提供了32位的频率调节字，当时钟频率为125MHz时，输出的频率分辨力为0.0291Hz，最高合成频率可以达到基准时钟频率的一半(62.5MHz)。上一页下一页返回2.2时钟基准源

该芯片提供了5位相位调节位，使得输出相位的增量可以数字调节，其增量值为180，90，45，22.5，11.25，以及它们的任意组合。D/A转换器的输出经外部的滤波器滤波后输至内部高速比较器，比较器即产生低跳变的方波输出，这使得AD9850可用作捷变时钟发生器。频率和相位的调节与控制由控制字控制，控制字由外部输入，其方式可以是并行字节的形式输入，也可以是串行输入。并行方式输入时，按字节反复输入5次共40位控制字，第一个字节控制有5位相位调节位，1位节电使能位，2位保留控制位:第2至第5字节组成了32位频率字。串行方式输入时，控制字按位依次从引脚25端输入。上一页下一页返回2.2时钟基准源②AD9850的内部结构及工作原理。

AD9850的内部结构框图见图2.2.14所示。内部集成有高速DDS,10位高速D/A转换器，高速比较器，数据输入寄存器和频率/相位数据寄存器。高速DDS遵循DDS的工作原理，DDS输出数字正弦波，其输出频率为式中M为32位频率调节字，由外部输入。fck为由CLKin引脚输入的基准时钟。上一页下一页返回2.2时钟基准源AD9850的频率和相位调节、休眠模式的设定是通过编程40位寄存器实现的，编程方式有并行与串行两种。并行方式时，40位控制字通过8位数据总线由并行加载通道分5次连续写入，控制信号为WCLK和FQUD,WCLK用于将5个字节的控制字依次加载至数据输入寄存器中的5个寄存器，每一个WCLK的上升沿加载一个8位数据，并将寄存器指钊指向下一个寄存器，5次加载完毕后，其上升沿失效，直到复位信号或FQUD的上升沿复位指针。5次加载完毕后，FQUD的上升沿将数据输入寄存器中的20位控制字并行加载至频率/相位数据寄存器，更新频率及相位，并复位数据输入寄存器地址指钊指向第一个寄存器。

5个字节控制字位定义见表2.2.1。上一页下一页返回2.2时钟基准源

串行方式时，WCLK上升沿按位将控制字通过串行加载端加载至输入数据寄存器，40次加载完毕后，FQUD的上升沿将数据输入寄存器中的40位控制字并行加载至频率/相位数据寄存器，更新频率及相位。40位控制字位定义见表2.2.2。使用芯片时需要特别注意，并行加载或串行加载时均有两位为制造商保留控制位，用于测试芯片目的，此时，AD9850将会暂时停止工作，因此两位控制位的内容必须避免设置成表2.2.3给出的数据。上一页下一页返回2.2时钟基准源

③AD9850构成的频率合成器。

AD9850构成的基本频率合成器如图2.2.15所示。频率调节字由D0-D7端输入，基准频率由CLKin端输入，Rset端对地接一3.9k电阻，用于设定D/A转换器的满度输出电流Iout=10mA,Rset与Iout的关系为

D/A转换器的电流输出转换成电压后由低通滤波器滤波，滤波器输出至比较器的输入，最终在Qout端得到方波形式的频率输出fout。上一页返回2.3数控开关

数控开关是在数字信号的控制下控制模拟信号接通或断开的模拟开关，在数字化测控系统中用于量程切换、通道选择、单元电路接入及信号通断，是测控系统中实现数字及计算机控制的重要部件。数控开关有多种，应用于不同的控制对象。主要分为两类，一是电子开关，包括双极型晶体管开关，场效应晶体管开关，CMOS开关和固态继电器;二是机电开关，主要指电磁继电器、舌簧继电器及接触器等。数控开关由开关元件和控制驱动电路两部分组成，表示模拟开关的性能参数有静态和动态两种。最重要的静态参数是导通电阻RON、和断开电阻ROFF，理想值是RON=0，ROFF=∞。最重要的动态参数是导通延迟时间tON、和断开延迟时间tOFF，理想值是tON=0，tOFF=0。下一页返回2.3数控开关1.双极型晶体管模拟开关双极型晶体管开关是工作于截止与饱和两种状态的双极型晶体管，截止时相当于关断，饱和时相当于导通。这是一种双向电子开关，只要基极所加的控制电压能使PN结正偏，并有足够大的基极电流，电流就可在集电极和发射极之间双向流动。双极型晶体管开关的接法分为正接和倒接两种，示于图2.3.1(a)和(b)中，正接时控制信号加在发射结上，基极电流流过发射极;倒接时控制信号加在集电结上，基极电流流过集电极。倒接方式能使导通时的饱和电压和漏电流比正接时大大减小，因而可以作为精密模拟开关使用。上一页下一页返回2.3数控开关

双极型晶体管开关的数字控制由控制电路实现，电路如图2.3.2所示。图2.3.2(a)电路对应正接驱动，当控制信号VC="0”时，控制管T2导通，开关管T1关断。当控制信号VC=“1”时，控制管T2截止，开关管T1当Vin小于5V时导通。图2.3.2(b)电路对应倒接驱动，当控制信号VC“0”时，控制管T2导通，开关管T1当Vin大于0时关断。当控制信号VC=“1”时，控制管T2截止，开关管T1当0≥Vin≤5V时导通。因此对于两种接法，当数字控制信号为高电平时开关导通，允许通过0-5V的信号，当数字控制信号为低电平时开关关断。电路中的电阻R1和R2的取值，由选用的晶体管的特性参数饱和电流决定。上一页下一页返回2.3数控开关2.结型场效应管模拟开关与双极型晶体管一样，结型场效应管在一定的条件下也可用作模拟开关，且某些性能优于双极型晶体管开关。结型场效应管开关的等效电路图如图2.3.3所示。

图2.3.3中Cgs和Cgd为结电容，Ron为导通电阻，Roff为关断电阻。D1、D2分代表两个PN结。根据结型场效应管的特性可知:结型场效应管的漏、源极可以互换，导通时没有晶体管那样的偏差电压，其导通时表现为一个等效电阻，阻值一般为50-500欧姆。饱和漏电流IDSS大而夹断电压VP小的结型场效应管的导通电阻小。在尺寸相同的情况下，N沟道结型场效应管的导通电阻小于P沟道结型场效应管的导通电阻。上一页下一页返回2.3数控开关1）结型场效应管模拟开关电路及通断条件

N沟道场效应管模拟开关电路如图2.3.4所示。源极作为信号输入端，漏极作为信号输出端，栅一源之间加控制信号。开关的导通与关断是有条件的，不仅仅取决于控制信号VC,与输入信号和结型场效应管的特性有关。

(1)N沟道结型场效应管的通断条件根据N沟道结型场效应管的特性，管子关断的条件是Vgs≤VP，对图2.3.4而言该条件为上一页下一页返回即2.3数控开关

式中VD是二极管的正向压降，Vdgs是栅一源极PN结的结电压，VP是场效应管的夹断电为保证N沟道结型场效应管导通，应使Vgs≥0V，即

(2)P沟道结型场效应管的通断条件对于P沟道结型场效应管而言，其关断和导通条件分别为:上一页下一页返回即2.3数控开关(3)开关电路中辅助兀件的作用开关电路中除了场效应管之外，还设置了电容、电阻和二极管等元件，设置这些元件的主要目的是改善电路的开关特性。二极管D的作用是利用其管压降抵消场效应管栅一源极PN结的结电压，使控制电压的幅度可忽略PN结的压降。由场效应管的等效电路可知，存在Cgs、和Cgd两个结电容，当开关从关断到导通时，Vgs极性发生变化，电容Cgs和Cgd需要反向充电，充电时间的长短决定了开关速度。由于VC由低电平到高电平跳变后，二极管D反偏，其反偏电阻非常大，使反向充电的时间非常长，严重制约了开关的切换速度。为了解决这一问题，在二极管两端并联了电容C，利用电容C两端的电压不能跃变的原理，使VC跳变时，在二极管两端形成一瞬时充电通路，大大缩短了反向充电时间，提高了开关速度，因此电容C又称加速电容。上一页下一页返回2.3数控开关2)结型场效应管开关的数字化控制数字化控制电路因输入模拟电压的不同而不同。其设计原则是将数字逻辑电平(通常是TTL电平)的控制信号转换成满足结型场效应管开关导通与关断条件的控制电压。该转换电路称之为电平移动电路。

图2.3.5是控制电路举例，输入电压为±8V,控制信号为TTL逻辑电平，高电平控制导通，低电平控制关断，场效应管的夹断电压VP=-3V。结型场效应管开关可以并联使用，以降低导通电阻，但要求两个管子的特性一致，故常采用对管，控制电路与单管时相同。上一页下一页返回2.3数控开关3.CMOS模拟开关

CMOS模拟开关又称互补型MOS场效应管开关，它由一个PMOS-FET和一个NMOS-FET并联，再加上反相器驱动电路而构成。原理电路见图2.3.6。

CMOS开关具有速度快、功耗低，抗干扰能力强，易于集成成为单片多路模拟开关等一系列优点，因此成为目前应用最广的数控模拟开关。

1)集成多路独立控制式CMOS模拟开关

CMOS模拟开关的特点是在一个芯片上集成有多路CMOS双向开关，每一个开关有单独的控制端，既可以独立使用，又可以组合使用。目前较为常用的典型产品有CD4016,CD4066和MC14066，它们的引脚排列和性能指标相同，可以直接互换使用。上一页下一页返回2.3数控开关CD4066是4路双向CMOS模拟开关，对应每一个开关设有相应的控制端控制其导通与截止，其引脚图见图2.3.7。该芯片的使用十分方便，但要注意以下几方面的问题:①该芯片的供电范围推荐值为EP-EN＜18V，其极限值为20V，在接电源时要注意不要超出允许的范围。②被传输信号的幅度受到电源电压EP和EN的限制，其峰一峰值小于EP-EN，当传输交流信号时，电源电压EP和EN要分别取正、负电源。否则将出现削波现象。③开关的控制电平应与电源电压匹配，不要简单认为采用TTL电平可以直接控制，有当EP=5V时，采用TTL电平可以直接控制。而当EP=15V，EN=-3V时，TTL电平是无法控制的，此时必须增设电平转换电路。上一页下一页返回2.3数控开关④采用单电源供电而又传输峰一峰值小于EP的交流信号时，应在开关的输入端加分压式偏置电路，将输入端偏置在1/2EP上。电路见图2.3.8。图2.3.8中隔直电容C的取值与传输信号的频率有关。

⑤CMOS开关的导通电阻Ron为100欧姆—1000欧姆,截止电阻Roff≥50兆欧，为了兼顾开关的两种工作状态，其负载电阻一般取100-200千欧，这样传输损耗和截止泄漏均可小于1﹪。上一页下一页返回2.3数控开关2)集成多选一CMOS模拟开关多选一CMOS模拟开关是指多路输入，一路输出的CMOS多路模拟开关。其特点是在某一时间段内，只能由控制信号选择多路开关中的一路导通，其余均截止。这种开关最常应用于多路信号的分时数据采集系统中。目前典型的多选一COMS模拟开关有4选1，双4选1,8选1，双8选1和16选1五种类型，这些开关除了引脚排列不同，通道数不同外，工作原理和应用方法是相同的。这里以CD4067十六选一多路模拟开关为例加以介绍。CD4067具有低的导通电阻及低的泄漏电流，在整个输入信号的范围内导通电阻为常数。上一页下一页返回2.3数控开关

CD4067的引脚图见图2.3.9，结构图如图2.3.10所示。CD4067由逻辑电平转换电路、地址译码电路、开关通道三部分组成。电平移动电路将地址输入A,B,C,D和禁止端INH输入电平转换成CMOS电平，供后续译码电路译码，译码电路将地址码转换成通道选通信号，选16路开关中的某一路，被选通的开关导通，将相应通道的输入模拟量传输至输出端。译码真值表见表2.3.1。在使用CD4067系列芯片时要注意以下问题:①一般情况下EP接正电源，En接负电源。该芯片的供电范围推荐值为EP-En＜18V,其极限值为20V，在接电源时要注意不要超出允许的范围。

上一页下一页返回2.3数控开关②被传输信号的幅度受到电源电压EP和En的限制，其峰一峰值小于EP-En，当传输交流信号时，电源电压EP和En要分别取正、负电源。否则将出现削波现象。③芯片的控制电平应与电源电压匹配，不要简单认为芯片中设置了电平移动电路，TTL电平可以直接控制，只有当EP=5V时，采用TTL电平才可以直接控制。而当EP=15V时，TTL电平是无法可靠控制的，此时应使用OC门电路将控制信号的TTL电平拉高至合适的电平，控制电路见图2.3.11。上一页下一页返回2.3数控开关3)CMOS模拟开关应用举例这里以4路巡回检测传输电路为例来说明CD4066CMOS模拟开关的应用。电路如图2.3.12所示。4066四路开关的输出端连通，作为公共输出端，输入端分别接四路输入信号Vin1-Vin4,控制信号由CD4017十进制计数/分配器提供。CD4017的拍脉冲有十拍，现将第4拍的输出Q4接复位端RST，使产生的脉冲以4拍(Q0-Q3)为一循环，第0拍时Q0=1第0路导通,Vin1传输至V0。第1拍时Q1=1，第1路导通，Vin2传输至V0。第2拍时Q2=7，第2路导通，Vin3传输至V0，第3拍时Q3=7，第3路导通，Vin1传输至V0。上一页下一页返回2.3数控开关

电路中的fck可由前述任一种时钟基准源电路产生，两个芯片均为CMOS芯片，其电源的电压应一致，这样可避免电平转换。由于电路中En接地因此该电路只能对正信号实施巡回检测。如需要对交流信号进行巡回检测，En接负电源。4.电磁继电器电磁继电器是一种电磁控制的机械式有触点模拟开关，其工作原理是当控制线圈通电后产生电磁场，依靠电磁力使触点吸合或断开，若通电时闭合则为常开触点，若通电时断开则为常闭触点。若按供电方式分类，电磁继电器分为直流电磁继电器和交流电磁继电器。为了满足不同的需要一个电磁继电器上有多个触点，其中既有常开触点，又有常闭触点。上一页下一页返回2.3数控开关

电磁继电器的优点是导通电阻R∞→0，断开电阻Roff→∞。这是电子式模拟开关无法比拟的。电磁继电器的缺点是使用寿命短，因机械惯性开关速度慢，且切换时存在抖动现象，并伴有电火花，会对测控系统造成电磁干扰。基于以上两点，目前电磁继电器主要用于直流测量系统中作为量程切换开关，或用于测控系统中作为中间继电器使用。电磁继电器的控制方式多种多样，其中简单易行的驱动方式是采用OL门驱动，电路如图2.3.13所示。上一页下一页返回2.3数控开关

当TTL电平为低电平时，OC门输出低电平，继电器线圈导通，继电器动作。当TTL电平为高电平时，OC门输出高电平，电平值由EP电压值确定，继电器线圈断开，继电器反动作。电路中的EP取决于采用的继电器的额定驱动电压，一般有9V,12V,22V。二极管D是为了保护OC门电路设置的，因为在继电器线圈断电瞬间，线圈上会产生反向电动势，很容易损坏OC门，设置二极管为反向电动势提供了泄放回路，可保护OC门不会损坏。5.固态继电器上一页下一页返回2.3数控开关

固态继电器是由固态兀件构成的无触点开关器件，其英文缩写是SSR(SolidStateRelay),固态继电器是集成电路和微电子技术的结晶，因功能与电磁继电器(EMR)相同而得名。与EMR不同，它的开关元件是无触点的电子器件，因此其本质上属于电子开关类。固态继电器的特点是:驱动功率小，噪声低，抗干扰能力强，开关速度快，体积小，寿命长，无触点，可由CMOS,TTL电路直接驱动，可以取代电磁继电器用于自动控制领域。

SSR一般按负载电源分类，分为交流固态继电器(AC-SSR)和直流固态继电器(DC-SSR)。AC-SSR的开关兀件是双向可控硅，DC-SSR的开关元件是功率晶体管，分别用于控制交流和直流负载电源的通断。上一页下一页返回2.3数控开关1)交流固态继电器交流固态继电器为四端器件，符号如图2.3.12所示。它有两个输入端，两个输出端，以双向晶闸管(TRIAC)为开关元件，用来控制交流负载电源的通断。依据触发形式，AC-SSR分为随机导通型和过零触发型。

(1)随机导通型AC-SSR

原理电路见图2.3.15。OPTOISO是光电耦合器，T1为开关三极管，用于控制单向可控硅SCR的工作。当输入端信号VC=“1”时，光耦的光敏三极管饱和导通，T1截止，光敏三极管的电流在R2上产生电压，该电压经R3，R4，分压后使SCR的门极与阴极之间获得正向电压，而此时SCR的阳极和阴极之间的电压与R2上的电压相等，为正向电压，因此SCR具备了导通条件，从而导通。上一页下一页返回2.3数控开关SCR导通后TRIAC的控制极与主极之间通过R5整流桥D11→SCR→整流桥形成电流通路，使TRIAC导通，将负载与交流电源接通。当VC=“0”后，光电耦合器的发光二极管停止发光，光敏三极管截止，T1进入饱和状态，旁路了SCR控制极的电流，使之在SCR的电流过零时截止。SCR一旦截止，切断了TRIAC的控制极电流，使TRIAC的电流逐渐减小至维持电流以下，从而使TRIAC截止,切断了负载与交流电源的电流通路。电路中R1,R5分别是光耦合SCR的限流电阻，R4,R6。为分流电阻，用于保护SCR和TRIAC的控制极。R7和C组成浪涌吸收网络，用于保护TRIAC。上一页下一页返回2.3数控开关(2)过零触发型AC-SSR

这种AC-SSR的特点是电压过零时导通，电流过零时关断，其线路可以使射频及传导干扰的发射减到最低程度。原理电路见图2.3.16。当VC=“0”时，光电耦合器的发光二极管停止发光，光敏三极管截止，T1进入饱和状态，旁路了SCR控制极的电流，使之在SCR的电流过零时截止。SCR一旦截止，切断了TRIAC的控制极电流使TRIAC的电流逐渐减小至维持电流以下，从而使TRIAC截止，切断了负载与交流电源的电流通路。上一页下一页返回2.3数控开关2)直流固态继电器直流固态继电器有两种形式，一种是五端器件；另一种是四端器件，其表示符号示于图2.3.17(a)(b)中。

(1)五端DC-SRR

原理电路见图2.3.18。当VC=“1”时，光耦发光二极管发光，光敏三极管饱和导通，T1截止，T2的基极由辅助电源经R3提供的电流而饱和导通，从而使负载与直流电源接通。反之断开。五端DC-SRR的优点是T2管的饱和深度可做的较大，降低开关管的饱和压降，缺点是多用一组辅助电源。在负载电压不高时可将辅助电源和负载电源合用，节省一组电源。上一页下一页返回2.3数控开关(2)四端DC-SRR

原理电路见图2.3.19。当VC=“1”时，光耦发光二极管发光，光敏三极管饱和导通，T1基极有电流流过，T1导通，从而T2的基极有电流流过，只要T2的电流放大倍数足够大即可在较小的基极电流注人下饱和导通，从而使负载与直流电源接通。当VC=“0”时，光耦发光二极管不发光，光敏三极管截止，T1无电流流过，T2的基极得不到使之导通的电流，故而T2截止，负载与直流电源断开。上一页下一页返回2.3数控开关

四端DC-SRR的优点是与AC-SRR类似，使用方便，缺点是线路结构决定了T2的饱和深度不可能太深，即饱和压降不可能太低，其导通性能不如五端DC-SRR。另外，受光敏三极管和T1管耐压的限制，其所能切换的负载电压不如五端DC-SRR高。

3)固态继电器的数字化驱动固态继电器的数字化驱动十分简单，只需通过门电路输出高低电平即可，既可以用TTL电平控制又可以用CMOS电平驱动，另外利用PC机的串口也可直接驱动固态继电器，这一点在测试实验时尤其方便。上一页返回2.4采样/保持器

采样/保持器是在输入逻辑电平的控制下处于“采样”和“保持”两种工作状态的电路。在“采样”状态下电路的输出跟踪输入信号变化而变化，而在“保持”状态下，电路的输出为采样结束时刻的输入信号的瞬时值，该状态一直持续到新的采样指令的到来。下一页返回2.4采样/保持器2.4.1采用保持器的基本结构及工作原理采样/保持器(S/H)一般由三部分组成:输入缓冲放大器，采样/保持开关及控制电路，保持电容和输出缓冲放大器。采样/保持器既可以由通用器件组成也可直接选用集成采样/保持放大器，无论哪种方式，保持电容一般需外接。采样/保持放大器在结构上一般有两种:开环结构和闭环结构，对于高速采样/保持器一般采用开环结构，对于高精度采样/保持器一般采用闭环结构。上一页下一页返回2.4采样/保持器1.开环采样/保持器又称串联型采样/保持器，原理电路不于图2.4.1A1是输入缓冲放大器，S是采样/保持开关，Ch是保持电容，A2是输出缓冲放大器，开关S在控制电路的控制下闭合时，输入信号Vin,通过A1对Ch充电，Ch两端的电压跟踪Vin的变化，Vo也跟踪Vin的变化，这是采样状态，也叫跟踪状态。当S在控制电路的控制下断开时，理想情况下Ch没有放电通路，故其两端的电压保持在开关断开瞬间的Vin值上，这是保持状态。上一页下一页返回2.4采样/保持器

这种结构的特点是简单，速度快，但由于两个缓冲放大器的失调叠加后直接输出，因此精度低。适用于要求高速但对精度要求低的场合。这种采样/保持器的典型产品是美国Ana-logDevice公司的HTS一0010和HTS一0025。上一页下一页返回2.4采样/保持器

2.闭环采样/保持器闭环采样/保持器又称反馈型采样/保持器，有输出跟随器反馈型和输出积分器反馈型两种。

1)输出跟随器反馈型原理电路如图2.4.2所示。输入级A1,是高增益差动放大器，当开关闭合时，保持电容Ch被充电，跟随器A2的输出反馈到输入级A1,，在输入差动放大器的增益、带宽、共模误差以及电流驱动能力等容限内，输出跟踪输入。由于反馈的作用，输出级A2的失调电压被衰减A1的开环增益倍后输出，因此其跟踪精度较高。这种形式的S/H的典型集成芯片是美国NationalSemiconductor公司的LF198系列S/H。上一页下一页返回2.4采样/保持器

2)输出积分器反馈型与前者不同，其输出级不是一般的电压跟随器而是积分器，原理电路如图2.4.3所示。其中积分电容就是保持电容，开关工作于地电位，可以避免保持电容通过开关的漏电。除此以外其工作原理与跟随器反馈型相同。这种采样/保持器的典型产品是美国AnalogDevice公司的AD582和AD585。上一页下一页返回2.4采样/保持器

2.4.2采样/保持器的主要技术特性（1)捕捉时间tac(Acquisitiontime)

采样/保持器从保持状态转换为采样状态时，S/H的输出从原保持值过渡到跟踪输入信号的过程时间称为捕捉时间。它是模拟开关的导通延迟时间与建立跟踪的稳定过程时间之和。

(2)孔径时间tap(Aperturetime)

孔径时间定义为从保持命令发出到模拟开关完全断开所延迟的时间。在该时间段内，输出仍跟踪输入的变化。上一页下一页返回2.4采样/保持器

(3)保持电压下降速率(DroopRate)

保持电压下降速率指保持期间电容电压的变化，以保持电压的变化速率度量之。式中ID为保持阶段电容的泄漏电流。减小这种变化的根本方法是减小漏电流，这其中除了运放及模拟开关的选择的重要性，最为重要的器件是保持电容的选取。保持电容应采用优质薄膜电容。

(2)馈送(Feedthrough)

馈送指在保持期间，输出随输入信号的微小变化。这是由于模拟开关的寄生电容的祸合作用引起的，称为直通祸合。这种祸合作用随输入信号的频率的提高而增强。上一页下一页返回2.4采样/保持器

2.4.3集成采样/保持器及控制

1.芯片介绍

I)通用型集成采样/保持器LFI98/298/398LFI98/298/398集成采样/保持器是美国NationalSemiconductor:公司生产的产品，它应用了BI-FET技术，使该S/H具有超高的直流精度、快速的捕捉过程、较低的保持电压变化等优良性能。其引脚图和功能框图分别见图2.4.4(a)、(b)。上一页下一页返回2.4采样/保持器

由内部功能框图可知该S/H是闭环输出跟随器反馈型采样/保持器。电路设置有交直流两个调零端，调零电路的接线见图2.4.5。只要分别调节两个电位器即可分别进行交流调零和直流调零。保持电容需外接。采样/保持控制由7,8脚控制，方法多种多样，可以根据具体电路确定连接方法，原则是当8脚的电位高于7脚的电位1.2V时，电路处于采样状态。当8脚口的电位低于7脚的电位1.2V时，电路处于保持状态。典型的接法是将7脚接地，8脚作为控制信号输入端，这样可直接由TTL或CMOS电路驱动控制。上一页下一页返回2.4采样/保持器

2)超高速精密集成采样/保持器HA5330HA5330是美国Intersil公司研制生产的超高速精密S/H芯片，它是一种输出积分器反馈型S/H。其引脚和内部功能框图如图2.2.6所示。由内部框图可知，该芯片内部集成了保持电容，输入为差动输入。上一页下一页返回2.4采样/保持器

其主要技术指标为:①捕捉时间650ns;②孔径时间20ns;③保持电压下降速率0.0l、，其控制信号电平与TTL及CMOS兼容。它的用法十分简单，只需将芯片的7脚与12肚口相连即可构成单位增益的输出积分器反馈型采样/保持器上一页下一页返回2.4采样/保持器

3)单输入32通道输出的采样保持器MAX5165MAX5165是美国MAXIM公司生产的单输入32路输出的采样保持器，其主要特性及技术指标如下:①具有32路采样保持器;②输出具有箱位电路;③获取信号的精度为0.01%;④线性误差为0.01%;⑤采集时间为2.5s;⑥低保持电压下降速率(DroopRate)，为1mV/sec;⑦低保持跳变:0.25mV;⑧宽输出电压范围:十7—-0.4V。芯片的引脚图见图2.4.7，引脚说明见表2.4.1.上一页下一页返回2.4采样/保持器

内部结构框图见图2.4.8所示。内部集成了生组8选1模拟开关以及32个采样保持放大器，单输入连接到所有生组8选1模拟开关的输入，对应生组模拟开关，32个采样保持器分成2组，每组8个采样保持器。每一组模拟开关由Mi(i=0,1,2,3)控制，当Mi=“0”时，相应组处于采样状态，允许模拟开关连通输入与采样保持器;当Mi=1时，相应组处于保持状态，其对应的采样保持器与输入断路。地址线A2,A1,A0用于选择组内的通道，生组共用一组地址线，对应一个地址，生个组内相同位置的开关被同时选中，即每次有四个通道被同时选中。输出选择关系表见表2.4.2.上一页下一页返回2.4采样/保持器32路电流路采样保持器具有内部保持电容，因此无需外接保持电容，内部的保持电容使得泄、介电吸附效应和馈送最小化。MAX5165的内部保持电容确保了它2.5。的采集时间，1mV/sec的保持电压下降速率，这使得MAX5165是理想的高速采样保持器。上一页下一页返回2.4采样/保持器

采样模式下，被选中的多路模拟开关通道连接到信号输入端，保持电容获取输入信号。为了保证准确的采样，采样模式至少要维持4，4之后S/H放大器的输出跟踪输入。仅有由地址输入选中的模拟开关对应的通道采样输入信号，而其他通道处于保持状态。上一页下一页返回2.4采样/保持器

当M0—M3为“1”时，电路处于保持状态，保持模式切断所有8选1模拟开关中的所有8个通道与输入的连接，此时被采样的电压以1mV/sec的速率下降。在采样模式与保持模式之间切换时，由于来自杂散电容的电荷注人，保持电容的电压将发生变化，这种变化称之为保持跳变，它通过限制杂散电容的容量最小化，在MAX5165中，保持跳变被限制在0.25mV。在采样保持器的输出与地之间接入一电容器可滤除保持跳变误差。上一页下一页返回2.4采样/保持器

每一路采样保持器输出均设置了缓冲器，一方面减小了保持电容的漏电，提高了保持电压下降速率指标;另一方面降低了输出阻抗。输出电阻与负载电阻构成了电阻分压器，输出电压为上一页下一页返回2.4采样/保持器

式中V0为输出电压，Vsamp为被采样电压，尺为负载电阻，R0为采样保持器输出电阻。最大输出电压范围取决于模拟电源电压，其值为上一页