【《某惯性自动导航系统的硬件电路设计案例》15000字】

某惯性自动导航系统的硬件电路设计案例

目录

TOC\o"1-3"\h\u

30813

某惯性自动导航系统的硬件电路设计案例

1

28136

1.1惯性信号检测电路

1

23096

1.1.1加速度信号检测电路

1

28964

1.1.2角速率信号检测电路

3

4281

1.2模拟信号采集电路设计

4

23841

1.2.1A/D转换电路

5

11747

1.2.2信号调理电路

6

13148

1.2.3电源及参考电路

7

11939

1.3FPGA电路设计

10

237

1.4DSP及其外围电路设计

12

18464

1.4.1存储器扩展电路

12

22788

1.4.3时钟和复位电路

14

20685

1.4.4JTAG仿真电路

15

4166

1.5FPGA功能模块设计

16

10956

1.5.1FPGA开发工具及设计流程概述

16

10260

1.5.2FPGA数据采集方案设计

20

673

1.5.3ADC控制器设计

21

4350

1.5.4F1FO寄存器设计

24

3145

1.5.5UART设计

26

惯性自动导航体系经过惯性元设备器件，对运中间载体的加速率与角速度数据信息展开测试，之后通过模数转换将检测到的信息转换为数字信号，最后将其存储到SRAM中，用来做计算等其他处理。另外要从外部集成导航中提取制导信息，对系统进行实时校正。另外，FPGA是DSP的辅助器件，需要完成模数转换，FIFO寄存以及通信。DSP实现了自动导航运算与体系操作控制等作用功能。在本文中，笔者综合系统设计了体系的硬件设施工作电路。

1.1惯性信号检测电路

根据惯性导航的计算算法，必须同时获得坐标系中载体三轴的加速度和角速度，以完成导航信息的计算。因此，检测电路需要检测六个惯性信号。

1.1.1加速度信号检测电路

LIS3L06AL是一款三轴电容式加速度计。它是一个低功耗，小体积的加速度计。与此同时，LIS3L06AL具备高功能，举例，大的自动输出数据信号工作电压，可调的宽作用范围与超低能耗。

图1.1为加速度信号检测电路。LIS3LO6AL的应用非常简单。当电源引脚连接到适当的电压时，它的三个引脚用来输出轴向加速度。在应用中，需要在引脚上加一个电容，起到一个限制带宽的作用。此外，它还提供了两个引脚，配置设计管脚ST明确了加速度控制器的作用范围。当管脚以低压电平自动输入的时候，加速度计处于一个正常状态。当管脚以高压电平自动输入的时候，加速度控制器处于自检状态。另一个是自检引脚FS决定加速度计的当前工作量程。

图1.1 加速度信号检测电路

LIS3L06AL的自动输出工作电压改变，随之加速率线性改变。它的自动输出工作电压和自身实际加速率的相互关系为：

v=v0+ka式(1.1)

从以上方程式能够得知，加速度控制器的自动输出工作电压与加速率相互之间呈线性改变，只需要简单的推导和转换即可。自动输出工作电压在0.34V至2.98V之内，这是一般电压信号，不需要特殊处理，例如信号放大。因此，LIS3L06AL高性能、工作电路简易，能够符合惯性自动导航体系的使用要求。

1.1.2角速率信号检测电路

陀螺仪ADXRS610是一款功能健全，成本便宜的陀螺仪，它的制作工艺采用微机械集成技术。ADXRS610是一个集成陀螺，体积较小，与同性能的陀螺仪相比要小一百倍，它还具有较高的抗震性，克服了传统陀螺仪的不足之处[14]。ADXRS610是一个线性传感器件，它的自动输出工作电压改变量和自身实际角速度成比重，陀螺仪自动输出工作电压和自身实际角速度的相互关系式为：

u=u0+cω式（1.2）

ADXRS610可以通过更改输出电容的值来设置输出信号的带宽。电容器和内部固定电阻形成一个低通滤波器电路来实现此功能。除了与角速度成比例的输出电压外，ADXRS610还提供电压信号，以显示陀螺仪的温度，并提供温度输入接口，以方便实际温度补偿工作电路的综合深化设计，进而提升测量确定准确度[15]。此外，ADXRS610还供应调零和自主检查作用功能。出厂设立的零工作电压数值是2.5伏，应用在对称使用。假如要求测量确定不对等角速率，能够运用调零功能。

图1.2 角速度信号检测电路

图1.2所示的角速率测试工作电路通常是由感应设备控制芯片及其外围工作电路构成。与之对应于感应设备每一个管脚的自动输出。ADXRS610的外围电路非常简单。首先，有必要对每个电源进行去噪，以确保系统具有稳定的电源。然后选用恰当的电容器设备，为感应设备内部之间的每一个工作电池供应20伏工作电压，以完成自主检查作用功能，并且自动输出感应设备的角速率与实际温度数据信号。

1.2模拟信号采集电路设计

模拟仿真数据信号收集组成部分是自动接收惯性元设备器件检测得的六路模拟仿真数据信号，经过固定模数交换，把模拟仿真数据信号转化成为数据信号。由于加速度控制器与陀螺仪的工作电压自动输入作用范围相差比较多，所以要将自动输入A/D转换控制器设备前的模拟仿真数据信号展开扩大全面处理，使自动输入工作电压在转换器设备的自动输入作用范围。此外，A/D转换器和运算放大器都需要双电源和精确的基准电压，因此需要设计电源电路和参考电路。

1.2.1A/D转换电路

我们这里采用模数转换器AD7656-1，具有16位分辨率，最大采样率为200kSam/s，可以满足惯性导航系统的要求。

AD7656-1是一款模数转换芯片。它的工作电压为5V，I/O接口电压通常为3v，方便与DSP等处理器连接；转换通道可以同时配置成两个，四个和六个通道；输入要求，支持两极性输入，±5V和±10V两种输入能够满足不同的应用需求；在接口模式下，可以选择高速并行也可以选串行，其接口采用菊花链接方式。

图1.3 数模转换电路

图1.3是数模转换电路。AD7656-1采用的电源电压为2.5V。当输入端接地时，输入范围在-5V至+5V之间。六个模拟型号通过调理后链接输入端。将输出接口采用并联的链接方式，将得到的转换后的数据输入寄存器。图中将3个采样启动引脚ST链接在一起，实现了6个通道同时采样。

1.2.2信号调理电路

固定模数交换前部的数据信号调理，就是应用计算放大设备对模拟仿真数据信号展开自动滤波、扩大、移位等全面处理，使其符合A/D转换控制器设备对自动输入数据信号工作电压与工作电流的多种要求。下面对数据信号调理工作电路进一步研究分析。数据信号调理的服务对象是感应设备自动输出的六路惯性数据信号，主要包含：三路加速率数据信号与三路角速度数据信号。它们的自动输出都是工作额定电压数据信号，但是自动输出电压控制作用范围存在一定的差异，加速度控制器自动输出电压控制作用范围是0.33伏~2.97伏，角速率自动输出电压控制作用范围是0.25伏~4.75伏，和A/D转换控制器设备的自动输入工作电压范-5伏~+5伏，有比较多大差别，假如不做调理直接展开固定模数交换，势必导致交换准确度的减少。所以，在本文中，笔者专门特意综合系统设计了合适使用需要的调理战略。第一步，把自动输入数据信号扩大确定的倍数，使其最高工作电压和最低工作电压的有效差值是10伏。之后，对其展开合适的电平行移动位，把自动输出工作电压整定在-5伏~+5伏之内。

图1.4 加速度信号调理电路

1.2.3电源及参考电路

由前面研究分析可以得知，A/D转换控制器设备与计算放大设备要求士12伏双工作电压供应电源，包括2.5伏的参照工作电压。并且，体系对这多个工作电压的作用功能有确定的需求。因此，有必要对这组成部分工作电路进一步表明。

1.LT1930A及其应用电路

LT193OA是高功能的升压型DC/DC转换器设备，它是业界最大额定功率的SOT-23控制开关稳压控制器设备，内部1A、36伏的控制开关，允许在相对较低的工作电路控制板上形成大工作电流自动输出。22.0兆赫兹的控制开关频次允许运用有效容积小、运营费用少的额定电容与额定电感控制器设备，方便完成小微型稳压工作电源处理和解决方式。LT193OA应用保持不变频次、工作电流方式的PWM操作控制组成结构，能够完成可预计的低自动输出噪音，供应良好的工作电源与荷载稳压。

LTI930A的使用工作电路如下示意图1.5所示，这个工作电路实现了-5伏到+12伏工作电压的交换。自动输入管脚VIN接+5伏工作电压，经额定电感控制器设备和控制开关管脚SW相互连接，组成工作电压通路，再经肖特基二极管和自动输出工作电压端相互连接。自动输出工作电压由额定电阻R1、R2分压形成。除此之外，在Vout与VFB相互之间放置一个和额定电阻R2并行连接的额定电容C3，以完善工作电压转换器设备的振荡相位容限。

图1.5 12V电压转换电路

2.LT1931A及其应用电路

LT1931A是业界额定功率最大的SOT-23封装处理工作电流方式负自动输出DC心C转换器设备，允许在小面积内形成大工作电流自动输出。LTI93IA的控制开关频次是2.2.0兆赫兹，因此，外围能够应用小微型化、低成本费用的额定电感与额定电容。除此之外，LT1931A的操作应用一类双额定电感控制器设备负自动输出拓扑组成结构，这个组成结构对自动输入与自动输出工作电流都展开自动滤波全面处理。当应用了陶瓷自动输出额定电容的时候，可获取近1毫伏的自动输出工作电压纹波。LT1931A的使用工作电路如下示意图1.6所示，和LT上世纪三十年代初期A的工作电路组成结构相似。不相同的是，LT193IA经过运用双额定电感的负自动输出组成结构能够完成非常低的自动输出工作电压纹波。

图1.6 -12V电压转换电路

1.ADR431参考电压电路

本设计参考电压电路以ADR431为核心。该控制芯片表现出强大的功能优势，能够自动实现准确度是±1毫伏的电压输出值。自动输出工作电压噪音只有1.5μVp.p，实际温度参数小于等于1.0mg/L/摄氏度。尤其合适准确的数据采集体系与高辨识率的数据信息转换器设备。除此之外，ADR431能够供应30毫安的拉工作电流与20毫安的灌工作电流，大自动输出工作电流供应了充足的联动水平，能够联动数据信号调理工作电路里，六个计算放大设备的工作电压也将基于其参考值实现了自动输入功能。该控制芯片的基本电路结构详见下图：

图1.7 2.5V参考电压电路

由以上电路图可知，将与之匹配的去祸额定电容连接于自动输入、自动输出两个接口，就可实现电压的有效调节控制从而确保自动输出的稳定性与准确性。基于上述工作电路，自动输入、输出电压的额定值将分别为12V和2.5V。

1.3FPGA电路设计

测试现场可程序编译逻辑思维门分布阵列，是根据PAL、GAL等为重要基础发展进步的程序编译设备器件。FPGA是一类半专门定制工作电路，FPGA应用逻辑思维基本单元分布阵列，与传统的可编程器件相比，它具有不同的结构。FPGA利用查找表技术，每一个表链接一个输入终端，构成了一个实现两种逻辑功能的1逻辑单元模块。1.1.1FPGA配置和编程电路

由Xilinx研发设计的FPGA实现了丰富的设计方式，能够满足不同配置的设计需求。文里选择的是主串，这类方式应用Xilinx企业专业的PlatformFlashPROM配置设计控制芯片，这类配置设计模式因接简易的端口、低造价、小体积，包括支持兼容Xilinxi.0兆帕斯卡CT操作应用软件与在体系程序编译而被大量的运用。

在运用和实现FPGA的过程中，具体以XC6SLX9、控制芯片、JTAG端口等作为核心要素。其中控制芯片选择XCF04S，具体实现配置设计结果，体系程序编译与测试经过JTAG端口完成。FPGA的配置设计程序编译工作电路，如下示意图1.8，在这里采用的配置是主串。当给系统通电后，FPGA处在复位阶段，为了初始处理化配置设计保存控制器设备，需要驱动INIT_B输出低电平。FPGA对M[2:0]引脚状态进行采样实在INIT_的上升沿到来时，这时配置过程开始，同时使能芯片开始输出。在通电时，PROG_B要先在一段时间内处于低电平，当与之相连的CF引脚有一个上升沿的跳变时，才能提升到高电平，这样芯片输出的数据才是有效的。当DONE引脚一直处于一个低电平时，这个时候的体系正好处利益在配置设计时期，这时需要保证芯片选通。当DONE管脚位于一个高压电平的时候，芯片被禁止，这时候结束配置。把程序代码下载到配置设计控制芯片里的发展过程是体系程序编译，经过JTAG端口实现体系程序编译操作应用。参考标准的JTAG端口运用的是4线，他使用比较简单，链接接口较少，同时还具有良好的兼容性。此外，JTAG接口实现在系统在线调试和系统编程比较方便。如下图中，FPGA接口和配置芯片构成了一条配置链，既可以在线调试接口，也能实现芯片的系统编程。

图1.8 FPGA配置和编程电路

1.4DSP及其外围电路设计

完整系统的DSP硬件应用体系应该主要包含2个组成部分，也就是最低配置应用体系组成部分与拓展组成部分。最少的体系是为了促使DSP运行工作的最简易的硬件设施工作电路配置设计，主要包含：工作电源工作电路，控制时钟工作电路，自动复位工作电路，保存工作电路及下载电路。根据实际需求接入相应外围电路实现拓展功能。举例A/D工作电路，D/A工作电路与自动显示工作电路。本节详细论述了DSP最小系统条件下所对应的电路结构。

1.4.1存储器扩展电路

DSP程序代码通常要保存到只读储存设备或者Flash储存设备里，在TMS320VC32中仅有4kb的保存分布空间，在出厂的时候，就固化了引领应用程序在它的保存分布空间里，所以这个存储空间无法使用。所以，要求对外拓展一个Flash储存设备用于保存应用程序。为了能让程序快速运行，我们需要把只读存储器中的程序指令下载奥村与DSP内置高速存储装置里。但是设计所用的TMS320VC32内置存储仅为容量34kB的随机存储器。所以有必要扩展外部随机存储器，暂时储存代码。

SST39VF800A集成了SST企业级各类技术，能够实现丰富且完善的作用功能。假如1.3伏的单工作电源供应电源，14.0兆赫兹频次下9毫安的工作额定电流，能够在70ns的时间里高速完成数据读取和写入操作。该装置的优势在于相对简单的电路结构，实现了控制芯片存储地址与DSP存储之间的数据交互，同时将芯片数据新信息线与32位数据信息线相互连接，经FPGA编译码后形成片选数据信号。这这样连接可以让Flash存储器映射在地址空间0x000000H一0x3FEFFFH上。

1.4.2DSP电源电路

TMS32OVC33的电压表现为CVDD、DVDD等不同形式。两者额定取值分别为1.8V和1.3V，分别作为DSP内核、I/O接口的电源。基于这种电源结构能够在有效降低功耗的同时为接口创造便利条件。TMS320VC33无需专门的设计开发电源，而上电顺序最好选择先DSP内核或I/O接口的形式[16]。

图1.9 DSP电源电路

根据电源需要，综合系统设计了图1.9的工作电源工作电路，给DSP内核供压的工作电源是1.8伏。TPS76818Q的阻值较低，所以它的工作电压差比较大。该装置基于PMOS设计开发，其工作时间与低数值额定电流相当。所以可从而方便获取偏低的工作电压差。TPS74401给I/O端口供应1.3伏的工作电压，他是一个稳压器，在115mV的电压差下可以输出3A的电流，符合DSP的功率要求。通过采用用户指令的软件程序启动模式，能够有效克服容性电流的不利影响，表现出良好的应用优势能够满足不同场合的应用需求。由于DSP供电要优先于I/O，使用TPS76818Q的引脚作为使能控制信号，可方便的与其它电源调节器实现上电排序。

1.4.3时钟和复位电路

TMS320VC33本身包含时钟发生器，其基本构成为振荡电路、锁相环电路。在正常运行状态下，需为时钟发生器提供参考时钟，而参考时钟则可选择不同的技术方案实现。一是将一体化振荡器等外部参考时钟直接连接至引脚EXTCLK，同时令引脚WOUT悬空、引脚XIN接地；二是保持EXTCLK接地状态，同时将晶振或者瓷振连接到引脚XIN与XOUT。在本课题研究中，参考时钟采取第一种设计方案，得到下图所示的电路结构：

图1.10 DSP时钟电路

对于上述电路而言，低电平状态对应着有效状态，此时复位信号将生效，于10个CPU周期完成DSP数据读写操作的安全结束和推出然后启动复位程序。因DSP的CPU周期为13ns，因此需要复位时间不低于130ns。在兼顾振荡器稳定时间等问题的基础上，复位电路所形成的低电平脉冲时间应达到100~200ms[17]。

图1.11 DSP复位电路

复位电路设计结构详见图1.11，其核心要素为TPS3823-33专用芯片，能够充分满足复位控制功能的需求。在其正常运行的过程中，复位指令的执行需要特定的时间才能完成，这就要求系统具备相应的动态响应能力，能够确保复位时间的充分性避免复位过程的脉冲信号对系统元器件造成冲击影响系统稳定性。复位电路将支持手动复位、上电复位两种不同的复位模式，可以根据需要进行切换。

1.4.4JTAG仿真电路

JTAG接口将实现芯片程序向单片机的下载和安装功能，并实现相应的硬件调试功能。该接口包含着丰富的引脚，能够满足功能需求实现自身正常运行。在将引脚与相关系统进行连接的情况下能够实现特定的仿真功能，并结合上拉电阻实现引脚与1.3V电源的连接。该电路的基本结构详见下图：

图1.12 JTAG仿真电路

1.5FPGA功能模块设计

数据采集模块的基本构成为信息调理装置、A/D转换装置、FPGA等。其中，FPGA是最关键的构成要素，具体完成了操作其他装置的相关控制功能，为数据处理、传输提供必要的技术支持。此外，FPGA还将具体实现完整的编译码与逻辑思维操作管理功能。该模块的核心构成及实现方式具体如下：

1.5.1FPGA开发工具及设计流程概述

由Xilinx公司设计研发并大力推行的新一代FPGA是IsEDesignSulte10.1这一综合型设计软件工具的核心构成要素，能够实现65nm级别的生产加工技术，并且也供应了进一步工具设备作用功能、多元化的管理功能显著提升了系统设计开发工作效率，能够实现系统综合设计、时钟序列重复优化等设计工作。这一设计开发工具的出现将为系统设计活动提供全面、完善、高效、便捷的解决方案，充分保证了系统综合设计、操作应用软件研发、根据HDL的综合深化设计与论证、测试到PCB综合系统设计的所有综合系统设计工作流程的科学水平[18]。

ISEDesignsuite10.1承袭了ISE先前应用版本的优势，与此同时，供应了如下改革创新作用功能，能够为大型与庞杂的FPGA综合系统设计供应更大的作用功能。首先，供应全面、深入的用户处理和解决方式，为逻辑，DSP与嵌入型综合系统设计供应完善、丰富的设计工具，充分保证了交互式设计的质量水平；其次，结合S毫安rtXplorer专业技术完善综合系统设计作用功能，处理和解决了综合系统设计工作人员面对的设计趋同和生产率方面的两个主要难题。第3，集中PlanAheadLite软件相关功能，更好的满足用户总体设计、系统功能分析的需求，并为实时动态系统优化改进工作提供了科学工具；第4，增添根据战略的综合深化设计，您能够指定并且设立个性化的系统架构和总体布局，并在仿真测试分析的基础上明确优化和改进的方式方法，不断提升系统设计质量实现更好的应用效果；第5，能够对系统功率特性进行全面分析，为功率设计提供科学依据充分保证系统功率的稳定性与可靠性，而且还能够性能优化综合设计项目里的实时动态额定功率。此外，ISEDesignsulte10.1的编译速率，是应用版本的2倍；在嵌入型与DSP综合设计层面，其综合系统设计工具设备，获取了逐渐简约化，容易运用，所以客户能够迅速把握这个行业领域的综合深化设计；相关技术产品也极大满足了用户系统设计开发的需求，使得EDA类工具表现出巨大的应用优势和发展潜力。

(2)FPGA的设计流程

基于EDA工具的FPGA设计具体完成了芯片程序质量的设计与编写工作。对于FPGA设计开发工作而言，其主要内容具体分为电路设计，输入设计、仿真设计、系统实现及测试调试等[19]。设计过程如图1.13所示：

图1.13 FPGA设计流程图

电路功能设计

在进行系统设计开发的过程，首先需做好相应的准备工作，为设计开发工作提供所需的工具和环境，明确系统所需的元器件并做好准备。举例体系的标准与庞杂性，权衡工作速率以及控制芯片本身的多种主要来源与成本费用，并且选用科学的设计方案并配备相应的元器件以实现设计目标。在具体设计环节，需要遵循自上而下的设计理念，对系统进行分解形成若干功能层次及结构单元，从而明确具体设计任务。

设计输入

综合系统设计自动输入，是以研发操作应用软件其中所需要的某一种方式代表综合系统设计的体系或者工作电路，并且把其自动输入到EDA工具设备的发展过程。通常所见的自动输入模式主要包含：硬件HDL及相应结构图。该输入模式将实现硬件结果与功能设计的直接描述，能够充分满足程序编译控制芯片的开始时期研发需求，具备简单直观、便于仿真等优势。但是也表现出效率低、便携性差、管理维护难度大等缺陷，对其广泛应用造成了不利影响。但是相对而言，HDL的应用优势比较显著。

功能仿真

工作电路综合设计结束之后，有必要论证作用功能是否符合综合系统设计需求。作用功能仿真模拟有的时候，称之为“预仿真模拟”。您能够运用ISE自身的仿真模拟工具设备ISim，也能够综合应用性能更加强大的第3方仿真模拟工具设备。在仿真过程中，第一步运用振荡波形编辑控制器设备与HDL创立振荡波形资料文件与调试方向矢量。仿真将以数据报告的形式将结果进行总结和输出，并结合信号波形图对系统运行状态进行分析和评价。若确定了设计缺陷和系统问题，则请自动返回综合系统设计自动输入时期，以HDL等为基础开展相应的优化和改进工作以解决相关问题。

④综合

综合的含义是对抽象描述进行转换，以低级别描述方式对高级别描述进行解释。系统、完善的优化与改进将完成的FPGA分布格局与路由操作应用软件的发展目标与需求，来优化提高自动生成的逻辑思维链接。在截至当前，的综合水平上，全面优化提高指的是把综合系统设计自动输入汇编成逻辑思维链接网表，这个逻辑思维链接网表由基本逻辑思维基本单元（例如与门，或者门，非门，RAM，触发器等）组成，并非实物性质的电平电路结构。而是基于FPGA构建仿真模型，以逻辑性系统图对其结构特征进行抽象表达，从而更加直观、清晰的明确其功能特征与实现方式。

⑤实现

完成是在指定的FPGA控制芯片上配置设计综合自动生成的逻辑思维网表。分布格局与布线是最为关键的是操作应用步骤。这个分布格局科学合理地把逻辑思维网表格里的硬件初始设计结果进行了实现，明确了各实物元器件的具体关联情况和系统架构，从硬件层面确定系统结构，并基于设计图完成拓扑结构的实现工作。在完成上述设计任务之后，可通过软件工具完成相应数据报告的生成与输出，以供应综合系统设计里，资源各组成部分的运用实际状况。

⑥时序仿真

时钟序列仿真模拟，也称之为后仿真模拟，指的是把分布格局与布线延迟数据信息回注到综合系统设计网表格里，以测试时钟序列违规（举例成立时间与维持时间）。时钟序列仿真模拟主要包括：最为全面，最为精确的时延策略为系统稳定运行提供充分可靠的保障。由于不同芯片在时延方面表现出特定差异，所以不相同的分布格局与布线设计方案也会实现各自不同的控制效果，进而导致不同的时延特性。因此，在完成系统线路整体设计建设工作之后，具有重要影响意义研究分析时钟序列相互关系，评测体系性能，并且通过体系与每一个功能模块的时钟序列仿真模拟，来检测并且去除市场竞争风险。

⑦芯片编程与调试

系统设计开发工作中的整体设计以程序编译、测试、调整为最后一个环节。程序编译具体实现了控制指令，并以程序包的形式下载安装在FPGA芯片中，为相关功能的实现提供命令工具。在系统测试环节，通常使用LA(LogicAnalyzer，逻辑思维分析测量仪)等工具开展测试工作。在具体测试中，需要将测试软件与仿真系统进行科学关联，形成相应的引脚作为系统架构基础。但是LA表现出相对较高的成本，因此在实际应用中更多选择在线联网逻辑思维分析测量仪，来处理和解决以上问题，在尽可能降低系统资源损耗的同时满足应用需求。

1.5.2FPGA数据采集方案设计

基于上文研究分析内容，本文具体以DSP、FPGA等为技术基础完成惯性自动导航系统的设计开发工作。在具体设计中，以FPGA为工具实现数据信息的采集、分析和传输功能，在实时测定相关数据参数的基础上满足系统控制管理的信息需求，以此确保系统控制的科学性与准确性。在数据采集环节，具体将FPGA与ADC装置进行综合运用，实现二者之间的数据交互以及管理控制功能。同时结合UART串口实现校正数据的传输功能，发挥其他外围设备的辅助功能进一步提高参数数据的准确性进而提升控制质量。此外，本文还具体对自动导航程序进行分析和设计，以FIFO为中转实现数据信息在A/D转换装置、DSP系统之间的交互，从而实现ADC控制操作设备、FIFO寄存器设备与UART相关数据交互功能。

图1.14是FPGA数据采集机制的基本原理。由图可知，对于DSP系统而言，ADC是重要的外围设备之一，能够对DSP数据信息进行自动接收和处理并执行A/D转换，并且实现了整个A/D交换的时钟序列操作控制。交换结束之后，AD操作控制机器设备全面负责把数据信息临时保存在FIFO里，当FIFO里的数据信息实现一定量的时候，把启用DSP作为数据信息的获取基础，通过FIFO实现数据处理过程的缓冲功能，确保数据交互的稳定性与准确性，为系统运行和控制提供可靠、准确、完整的数据信息确保控制质量。系统内外的数据交互则主要通过UART实现。

图1.14 FPGA数据采集功能框图

1.5.3ADC控制器设计

ADC控制操作设备是链接DSP和A/D转换控制器设备的枢纽。它作为DSP的一个外设，能够构建起自身与DSP存储的数据映射关系，对系统的指令信号进行自动接收和识别。此外，ADC还能实现与AD7656-1的操作控制与分布状态接口的相互连接，方便及时有效开启交换与获得分布状态数据信息。ADC控制操作设备通常包括：2个工作任务：第1，自动接收自动导航电脑计算机的操作控制命令指示，开启A/D交换；第2，把交换之后的数据结果临时存放于FIFO寄存器内。在本课题研究里，ADC与DSP数据存储地址的映射关系为0x810000H一0x81000lH。

(1)AD7656-1的转换与读数时序分析

AD7656-1有两大类开启交换的模式：操作应用软件模式与硬件设施模式，在本文中，笔者选择的是硬件设施模式。这类模式下，AD7656-1将生成并发送相应的脉冲信号经CONVST引脚发送给系统，由该引脚对脉冲信号进行检测并将其进行放大处理，在增强其提高沿的基础上发送给相应的A/D转换模块，由该模块具体完成转换处理。AD7656-1的基本构成为独立A/D转换装置（6个）、控制引脚（CONVSTA、CONVSTB、CONVSTC），每个引脚分别控制2个转换装置，即分别作为V1和V2、V3和V4、V5和V6的控制。基于正常工况，当信号脉冲达到特定引脚时，与该引脚相连的A/D转换装置将执行转换指令完成数据转换。假如要求和此同时，开启六路交换，能够把3个交换操作控制管脚链接起来，由一个操作控制数据信号联动。

这个时候，AD7656-1的忙碌数据信号（BUSY）自动输出高压电平，代表正在展开固定模数交换。交换控制时钟由内部供应，1次交换的有效时间是3us。在转换过程中，任何启动转换的提出申请都将会被拒绝。基于BUSY降低沿，数据采样结果将完成反放大处理从而恢复至初始状态此时完成转换处理。然后将输出寄存器作为数据存储载体，并借助数据接口实现相应的读取功能。

固定模数交换结束之后，能够通过串行、并行等不同的形式构建起数据通道实现数据读取功能。出于实现最佳处理速率的考虑，本设计选择并行连接模式实现数据交互。这样，经过参考标准CS与RD数据信号获取数据信息。CS与RD由AD7656-1内置逻辑电路进行处理，并为数据信息在寄存器、数据总线之间的交互提供必要控制策略。当数据信号同时表现出高电平状态时，数据传输的方向为寄存器向总连接线，所以数据信息总连接线DB15至DB0从高额定阻抗分布状态发展为高效数据信息分布状态，而且客户能够在这里获取数据信息时间。获取数据信息的数目参考依据交换信号通道的数目变化而改变化。在本文中，笔者里，与此同时，本设计实现了6个信号通道，因此需要对各通道实现相应的管理控制功能确保数据转换的可靠性。在数据读取环节，遵循由低到高的读取顺序，即第一次读取V1，第二次读取V2，依此类推。

(2)ADC控制器状态分析

经过对AD7656-1的交换开始与数据信息获取的研究分析，能够得知AD7656-1的开始操作控制相对简易，交换之后的数据信息获取更为庞杂。思考到AD7656-1的数据信息交换与获取过程是按照一定顺序展开的，而且每一个时期都存在相对应的开启与分布状态数据信号。所以，ADC控制操作设备以分布状态机描述表达方式完成。图1.15给出了ADC装置的控制原理。基于该控制原理可知，在状态转换过程中，ADC将比偶爱先出六种不同的工作状态，而每一类分布状态的交换基本条件，都已经在图里标出。

图1.15ADC控制器状态图

各工作状态的具体情况如下：

1）开始分布状态。系统处于该工作状态时，CONVST管脚电平将升高同时启动固定模数转换功能，直至BUSY逻辑思维呈高压电平特征，说明A/D交换己经成功开启。这的时候，才能够把CONVST对应的电平拉低，为后续转换活动做好准备。此外，系统编码电路生成相应的启动信号，并为信号传输提供所需的驱动力和通道，实现相关数据信息向DSP储存0x810000H的写入操作，以此实现该阶段对应的处理功能。

2）交换分布状态。这一阶段属于基于固定模数转换环节至系统寄存器设备获取数据信息的有效时间段。基于以上工作状态，系统可在不影响正常转换动作的前提下选择任一CONVST管脚对其分布状态进行调节控制从而实现所需的转换功能。也就是说，该操作所对应的CONVST提高沿的变化并不会形成一个新的转换动作。这一有效时间段的持续时间通常在3us左右，并且由ADC的BUSY生成相应的开始和终止信号。

在实现模数转换功能之后，ADC将自动读取寄存器设备里保存的数据信息，以展开下1次交换。在本课题研究里，ADC在完成寄存器数据信息读取操作之后会将相关数据信息以FIFO为对象开展写入处理。在完成写入操作之后，FIFO将转变为高效状态同时终止数据读取状态转变为间歇分布状态，为后续数据读取动作做好准备。完成数据信息获取处理后，系统状态切换至间歇分布状态下，当AD7656-1同时交换数个信号通道的时候，交换最终结果（最多六组数据信息）无法连续读取，所以要求间隔时间。ADC控制操作设备每一次，把数据信息录入FIFO之后，均会全面进入这一分布状态，把AD7656-1的读数据信号设立是高压电平，一直到FIFO的写数据信号FifoWrAck发展为无效的低压电平之后，ADC控制操作设备又重新再次全面进入读取数据信息分布状态。这其中，ADC控制操作设备的这类分布状态称之为间歇分布状态。每一次ADC控制操作设备把数据信息录入FIFO的时候，它将会全面进入这个分布状态并且把AD7656-1的获取数据信号设立为高压电平，一直到FIFO的录入成功数据信号FifoWrAck发展为无效的低压电平为终点。

3）安静分布状态，获取交换数据信息，数据信息总连接线放弃运用权力和开始下1次交换相互之间的有效时间称之为安静时间，相对应地，在这里时间分布段内ADC控制操作设备的运行特征将表现为安静分布状态。基于这一工作状态，控制芯片将不再进行数据读取操作，此时信号端口表现为高压电平状态。ADC控制操作设备在获取转换数据之后将切换至安静分布状态，在无其他指令信号的情况下将切换至空置分布状态等待后续指令信号。

4）空置分布状态。在系统未执行A/D模数转换动作之前，ADC将处于空置分布状态。基于空置分布状态下，ADC控制操作设备每一个控制时钟工作周期测试1次A/D转换动作，对信号状态进行检测和识别，在确认高效信号存在的情况下切换至开始分布状态，根据信号内容具体开展转换动作从而获得所需处理结果。

总之，严格根据以上分布状态履行AD7656-1的ADC控制操作设备的交换操作控制。当AD7656-1未履行A/D交换的时候，ADC控制操作设备位于空置分布状态，基于特定间隔对系统中的开始信号进行检测和识别。在确定开始信号存在的同时，系统也将切换至转换模式，由操作设备参考依据预先制定分布状态操作控制固定模数交换的开始与获取的数据信息。在交换时期，不允许任何意外突发事件间断交换操作控制。以这类模式充分保障了能够安全并且稳定地展开固定模数交换与数据信息获取。

(3)ADC控制器接口设计

该接口具体由DSP、A/D转换、FIFO寄存器相关数据端口构成。具体技术流程为：首先，由ADC与DSP之间进行数据交互，通过端口对相关指令信息进行传输和识别，从而为后续动作提供准确依据；其次，根据指令要求构建数据通道，将A/D转换器、系统状态与数据信息管脚进行连接，完成对AD7656-1的交换操作控制与数据信息获取。在操作最后则结合FIFO寄存器所生成的握手信息、状态信息对数据转换结果进行记录和保存。

体系要开启1次模数转换时，DSP会对ADC知性相应的写入操作，将相关数据信息存储于特定位置；然后由ADC控制操作设备通过编译码工作电路，明确是开启A/D转换功能的指令信号之后配合CONVST管脚启动A/D模数转换程序，同时BUSY将表现出降低沿特征，并由ADC控制操作设备判定交换实现了，相应的数据读取处理功能并将FIFO作为数据保存的对象，并基于FIFO的数据交互机制对相应的握手协议进行确认并充分保障通讯可行性。除此之外，还能够适时读入FIFO分布状态数据信号查阅FIFO工作运行状态。

1.5.4F1FO寄存器设计

DSP、ADC在数据交互的过程中需要一定的缓存机制，而FIFO则具体实现了缓存功能，为系统数据交互提供了有效保障，实现了ADC、DSP等不同运算速度的数据处理系统之间的协调一致，从而构建起完整的数据交互通道在保证良好工作效率的前提下实现数据交互功能，为系统正常运行提供所需的数据信息。在FIFO功能作用下，VC33将运算资源集中在自动导航数据指令的解算环节，而不再局限于数据信息的重复性获取和处理环节，能够即将系统管理控制资源集中应用于最重要的解算领域，以此实现更高的。使用效率克服系统资源的闲置浪费问题[20]。

(l)FIFOGeneratrv4.3功能简介

FIFOGeneratorv4.3是专门针对FIFO设计开发的配置工具，免费提供给用户满足其使用需求。该技术系统属于官方认证的寄存器管理工具，能够对FIFO进行科学管理和配置，充分保证其性能和质量。基于该工具的积极作用，FIFO的资源耗用水平将显著降低，同时也实现系统的最佳运行性能。FIFOGenerator实现了用户对数据存取功能的自定义与个性化，可以根据用户需求对相关参数进行配置和调整，进而对数据宽度、数据深度、分布状态、数据类型、读取方式等进行个性化设置，满足用户各种不同的应用需求。该软件集成了丰富的应用功能，不仅能够满足常见的端口信号需求，还能够为分布状态的调节和控制提供科学工具，为其他高级功能的实现提供有力支持。对于FIFOGenerator而言，其代表性特征具体表现在：

时钟实现

基于不同的控制模式和挂你需求，该技术的时钟信号具体分为不同的实现方式，导致可分为公共控制时钟域、独立控制时钟域等不同形式。对于前者而言，数据信息的读写操作都基于同一控制时钟，避免了数据交互的跨时钟域问题，因此显著提升了数据传输的效率性、稳定性与安全性；而基于独立控制时钟域模式，数据读写处理可以分别依据不同的时钟规则，也不严格限制时钟频次、振荡相位之间的关系，因此表现出灵活的特点，能够为跨时钟域的数据交互创造便利条件。

②首字直传模式(FWFT)

基于FWFT工作模式，在无需读取数据的情况下，FIFO将自动实现首个数据向系统总线的传输。这一功能的实现基础为FIFO自带的自动加载功能。基于该自带功能，当FIFO中存在数据信息时就将自动输出寄存器设备就会把保存的第1个数据信息自动传输，到自动输出数据信息总连接线。在后续数据读取指令到达之后，则会自动完成动作模式的切换从而为数据读取做好准备。基于FWFT模式，系统将实现时钟信号的准确控制，提高数据交互的效率水平，并为数据交互创造提供良好的操作环境。

存储器类型

FIFOGenerator具备比较丰富的存储器元件，可以基于集中性RAM、分布式RAM以及其他存储设备实现数据存储功能。但在具体应用中需要根据实际情况进行选择，而不是所有存储技术装置都能够应用在完成FIFO，真实综合系统设计里，要求思考控制时钟域、作用功能等多个层面影响因素。

非对称设计

FIFOGenenator支持兼容非对称综合系统设计，也就是自动输入及输出信息分别表现出差异性的有效宽度。基于特定的数据宽度自动调节和匹配技术，能够在非人工干预的情况下对数据宽度进行调整控制，并且根据存储元件的具体差异设置不同的数据宽度，以充分保证数据存储管理质量，确保存储资源的高效利用和数据信息存储的可靠性。

1.5.5UART设计

UART(UniversalAsynehronousReeeiverTransmitter)属于一种独特的串行异步全双工数据通讯模式，是被大规模应用和推广的串行连接数据信息自动传输服务协议[21]。一般情况下，UART功能的实现需要匹配相应的专业控制芯片。但是专用芯片的管脚非常多，必然会使工作电路转变得庞杂，PCB板实际有效面积加大，进而造成体系成本费用增长，稳定安全性与可行性减少。截至今天，在FPGA功能日益完善、应用水平不断提升的同时，FPGA内置UART的技术方案也相对成熟完善，表现出简约化工作电路，减少PCB板实际有效面积等优点，提升体系可行性以外，还能够方便地展开升级提高与移植[22]。在本文中，笔者综合系统设计完成了根据FPGA的UART，其稳定安全性高与耗用资源少等优势符合惯性自动导航的要求。

(1)UART数据传输协议

UART实现了数据信息的串行交互或者并行交互。具体实现了以下功能：

接收CPU发送来的数据信息并且把其交换为串行连接数据信息自动输出。或者从串行连接接口获取外界数据信息并且把其交换为并行连接数据信息，并且把其发送往CPU。通常所说的异步