数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第6讲-基于HDL的简易数字系统设计_第1页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第6讲-基于HDL的简易数字系统设计_第2页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第6讲-基于HDL的简易数字系统设计_第3页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第6讲-基于HDL的简易数字系统设计_第4页
数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第6讲-基于HDL的简易数字系统设计_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第6讲-基于HDL的简易数字系统设计1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDL实验原理ExperimentalPrinciples“6.12简易数字系统电路图3使用Quartus集成开发环境自带的门电路,基于VHDL设计的简易数字系统电路图如下图所示,输入为A和B,非门输出为Y1、与门输出为Y2、与非门输出为Y3、或门输出为Y4、或非门输出为Y5、异或门输出为Y6。模块(module)语法结构module模块名(//端口列表——端口类型-信号类型-位宽-端口名input(输入)

信号类型(wire)

位宽

端口名,

output(输出)信号类型(wire/reg)位宽

端口名,inout(双向)信号类型(wire)

位宽

端口名);//端口定义//功能定义(模块功能实现)电路功能描述endmodule4Verilog模块module

EasyDS(

);

endmodule5

inputwire

a_i,b_i,//2输入a_i,b_i

outputwire

x_o,y_o,z_o

//3输出x_o,y_o,z_o

EasyDSa_ib_ix_oz_oy_o

assignx_o=a_i;

assigny_o=~b_i;//取反

assignz_o=a_i&b_i;//相与简易数字系统的VerilogHDL描述6根据左边的简易数字系统表达式,可以得到右边简易数字系统的VDHL语言描述。

assignY1=~A;//非assignY2=A&B;//与assignY3=~(A&B);//与非assignY4=A|B;

//或assignY5=~(A|B);//或非assignY6=A^B;//异或EasyDigitalSystem模块7moduleEasyDigitalSystem(

inputwireA,//A输入

inputwireB,//b输入

outputwireY1,//Y1输出

outputwireY2,//Y2输出

outputwireY3,//Y3输出

outputwireY4,//Y4输出

outputwireY5,//Y5输出

outputwireY6//Y6输出);

assignY1=~A;//非门

assignY2=A&B;//与门

assignY3=~(A&B);

//与非门

assignY4=A|B;//或门

assignY5=~(A|B);

//或非门

assignY6=A^B;//异或门

endmodule基于VHDL的简易数字系统连接图8基于VHDL的简易数字系统连接图如下图所示,其中,输入端A和B使用拨动开关SW0和SW1来控制输入电平的高低,分别连接EP4CE15F23C8N芯片的W7和Y8引脚,输出端电平Y1~Y6则使用LED0~LED5表示,点亮为高电平,熄灭为低电平,对应EP4CE15F23C8N芯片引脚依次为Y4、W6、U7、V4、P4和T3。实验步骤ExperimentalProcedure“6.29实验步骤10步骤1:新建工程步骤2:新建VerilogHDL文件步骤3:完善EasyDigitalSystem.v文件步骤4:查看综合电路图步骤5:添加仿真文件步骤:6:引脚约束仿真波形11本章任务ChapterTask“6.312本章任务13任务1:

使用Quartus集成开发环境,基于VHDL设计一个多人表决电路,要求A、B、C三人中只要有两人或三人同意,则决议通过,但A还具有否决权,即只要A不同意,即使其他两人同意也不能通过。编写测试激励文件,对该电路进行仿真;编写引脚约束文件,其中输入A、B、C使用拨动开关,决议结果使用LED。在Quartus集成开发环境中生成bit文件,并下载到FPGA高级开发系统进行板级验证。任务2:

某建筑物的自动电梯系统有五个电梯,其中三个是主电梯(分别为A、B、C),两个备用电梯。当上下人员拥挤,主电梯全被占用时,才允许使用备用电梯。使用Quartus集成开发环境,基于VHDL设计一个监控主电梯的逻辑电路,当任何两个主电梯运行时,产生一个信号(Y1),通知备用电梯准备运行;当三个主电梯都在运行时,则产生另一个信号(Y2),使备用电梯电源接通,处于可运行状态。编写测试激励文件,对该电路进行仿真;编写引脚约束文件,其中输入A、B、C使用拨动开关,Y1和Y2使用LED。在Quartus集成开发环境中生成bit文件,并下载到FPGA高级开发系统进行板级验证。本章习题ChapterExercises“6.414本章习题

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论