数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第12讲-触发器设计

第12讲-触发器设计1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDLRS触发器RS(Reset-Set)Flip-Flop“12.12RS触发器特性方程和特性表3逻辑功能0000保持00110101置101111000置01010110×约束111×RS触发器特性表

RS触发器特性方程RS触发器驱动表和状态转换图4RS触发器驱动表00×001011010110×RS触发器状态转换图RS触发器与外部电路连接图5下图为RS触发器与外部电路的连接图，其中，输入端R、S、CP使用拨动开关SW0、SW1、SW15来控制电平的高低，对应EP4CE15F23C8N芯片引脚依次为W7、Y8、AA11，输出端Q、Qn使用LED0、LED1表示，点亮为高电平，熄灭为低电平，对应EP4CE15F23C8N芯片引脚依次为Y4、W6。RS触发器实验步骤6步骤1：新建RSTrigger原理图工程步骤2：完善RSTrigger.v文件步骤3：生成元件步骤4：完善RSTrigger_top.bdf文件步骤5：添加RSTrigger_top_tb.v仿真文件步骤6：RSTrigger引脚约束RS触发器仿真波形7D触发器D(Data)Flip-Flop“12.28D触发器特性方程和特性表9D触发器特性表逻辑功能000置0010101置1111

D触发器特性方程D触发器驱动表和状态转换图10D触发器驱动表D触发器状态转换图000011100111D触发器与外部电路连接图11下图为D触发器与外部电路的连接图，其中，输入端D、CP使用拨动开关SW0、SW15来控制电平高低，对应EP4CE15F23C8N芯片引脚依次为W7、AA11，输出端Q、Qn使用LED0、LED1表示，点亮为高电平，熄灭为低电平，对应EP4CE15F23C8N芯片引脚依次为Y4、W6。D触发器实验步骤12步骤1：新建DTrigger原理图工程步骤2：完善DTrigger.v文件步骤3：完善DTrigger_top.bdf文件步骤4：添加DTrigger_top_tb.v仿真文件步骤5：DTrigger引脚约束D触发器仿真波形13JK触发器JK(Jump-Key)Flip-Flop“12.314JK触发器特性方程和特性表15JK触发器特性表J逻辑功能0000保持00110100置001101001置110111101翻转1110

JK触发器特性方程JK触发器驱动表和状态转换图16JK触发器驱动表JK触发器状态转换图000×011×10×111×0JK触发器与外部电路连接图17下图为JK触发器与外部电路的连接图，其中，输入端J、K、CP使用拨动开关SW0、SW1、SW15来控制电平的高低，对应EP4CE15F23C8N芯片引脚依次为W7、Y8、AA11，输出端Q、Qn使用LED0、LED1表示，点亮为高电平，熄灭为低电平，对应EP4CE15F23C8N芯片引脚依次为Y4、W6。JK触发器实验步骤18步骤1：新建JKTrigger原理图工程步骤2：完善JKTrigger.v文件步骤3：完善JKTrigger_top.bdf文件步骤4：添加JKTrigger_top_tb.v仿真文件步骤5：JKTrigger引脚约束JK触发器仿真波形19T触发器T(Toggle)Flip-Flop“12.420T触发器特性方程和特性表21T触发器特性表逻辑功能000保持011101翻转110

T触发器特性方程T触发器驱动表和状态转换图22T触发器驱动表T触发器状态转换图000011101110T触发器与外部电路连接图23下图为T触发器与外部电路的连接图，其中，输入端T、CP使用拨动开关SW0、SW15来控制电平的高低，对应EP4CE15F23C8N芯片引脚依次为W7、AA11，输出端Q、Qn使用LED0、LED1表示，点亮为高电平，熄灭为低电平，对应EP4CE15F23C8N芯片引脚依次为Y4、W6。T触发器实验步骤24步骤1：新建TTrigger原理图工程步骤2：完善TTrigger.v文件步骤3：完善TTrigger_top.bdf文件步骤4：添加TTrigger_top_tb.v仿真文件步骤5：TTrigger引脚约束T触发器仿真波形25本章任务ChapterTask“12.526本章任务27任务1：

使用Quartus集成开发环境，基于原理图，将JK触发器转换为RS、D、T触发器。编写测试激励文件，对该电路进行仿真；编写引脚约束文件，其中输入使用拨动开关，输出使用LED。在Quartus集成开发环境中生成bit文件，并下载到FPGA高级开发系统进行板级验证。任务2：

使用Quartus集成开发环境，基于原理图，将D触发器转换为RS、JK、T触发器。编写测试激励文件，对该电路进行仿真；编写引脚约束文件，其中输入使用拨动开关，输出使用LED。在Quar