数字电路的FPGA设计与实现-基于Quartus Prime和Verilog HDL-第17讲-数模和模数转换实验

第17讲-数模和模数转换实验1数字电路的FPGA设计与实现——基于QuartusPrime和VerilogHDLFPGADesignandImplementationofDigitalCircuits——BasedonQuartusPrimeandVerilogHDL实验原理ExperimentalPrinciples“17.12AD/DA转换模块硬件结构图

AD/DA转换模块硬件结构图如下图所示，其中，DA转换电路由高速DA芯片AD9708、低通滤波器、幅度调节电路和模拟电压输出接口组成；AD转换电路则由模拟电压输入接口、衰减电路和高速AD芯片AD9280组成。3AD9708芯片4

AD9708是一种高性能、低功耗CMOS数模转换器(DAC)，分辨率为8位，最大采样率为125MSPS（每秒采样百万次MillionSamplesperSecond）。AD9708内部没有集成DDS（DirectDigitalSynthesizer，直接数字式频率合成器）的功能，但是可以通过控制AD9708的输入数据，使其模拟DDS的功能。例如使用AD9708输出一个正弦波模拟电压信号，那么只需要将AD9708的输入数据按照正弦波的波形变化即可。AD9708时序

AD9708会在每个CLOCK输入的上升沿读取数据总线DB0～DB7上的数据，将其转换为相应的电流IOUTA或IOUTB输出。在每个时钟周期DAC都会完成一次输出，因此时钟频率也就是DAC的采样频率，时钟频率最快为125MHz。5DA转换电路原理图AD9708的8位输入数据DB7～DB0和时钟CLK与FPGA引脚连接，由FPGA输出的8位数字信号经高速DAC芯片转换后产生模拟信号，经幅度调节后，最终的输出模拟信号范围在-5V～5V（10Vpp）。6参数可调的数模转换系统电路图

下图所示是一个信号类型（正弦波、方波、三角波）、幅度（0.25V、0.5V、1V、2V）、频率（100Hz、200Hz、400Hz、800Hz）可调的数模转换系统，由分频模块（clk_gen_1hz）、按键去抖模块（clr_jitter_with_fsm）、信号发生模块（wave_generator），波形类型计数器（type_cnt）、信号幅度计数器（amp_cnt）、频率计数器（freq_cnt）等部分组成。7数模转换系统与外部连接电路图

下图所示为数模转换系统与外部电路的连接图，其中，输入rst_n_i、btn_tpye_i、btn_amp_i、btn_freq_i，使用独立按键RESET、KEY1、KEY2、KEY3；时钟输入clk_50mhz_i与50MHz有源晶振的输出相连；DA时钟输出da_clk_o和数据输出da_digital_o[7]～[0]则分别与AD9708的CLK和DB7～DB0相连接。8实验步骤ExperimentalProcedure“17.29实验步骤10步骤1：新建HDL工程步骤2：完善DACSystem.v文件步骤3：添加仿真文件步骤4：引脚约束仿真波形11本章任务ChapterTask“17.312本章任务13使用Quartus集成开发环境，基于VHDL，实现如下图所示的模数转换系统，该系统可以对采集到的正弦波数字信号进行幅度和频率计算，并将结果显示在七段数码管上。本章任务需设计三个模块，分别是用于对幅度进行译码的七段数码管译码模块1（seg7_decoder1）、用于对频率进行译码的七段数码管译码模块2（seg7_decoder2），以及七段数码管显示模块（seg7_digital_disp），然后将这几个模块与资料包提供的其他现成模块，整合为一个模数转换系统。完成设计后，编写测试激励文件，对该电路进行仿真；编写引脚约束文件，在Quartus集成开发环境中生成bit文件，并将其下载到FPGA高级开发系统进行板级验证。本章习题