《数字电子技术》课件-项目2 组合逻辑电路

数字电子技术组合逻辑电路的分析组合逻辑电路的分析问题：电路图如何转换为真值表？图片组合逻辑电路的分析逻辑函数表达式最简表达式真值表逐级推导化简列表分析总结列表分析总结逻辑功能逻辑图组合逻辑电路的分析例2-1：分析如图所示组合逻辑电路的功能。解：第一步：由逻辑图逐级写出逻辑表达式第二步：化简：组合逻辑电路的分析ＡＢY００００１1１０１１１0

第四步：确定逻辑功能

第三步：列出真值表当输入量A、B相同时，输出Y为0；当输入量A、B不同时，输出为Y1。

即实现异或功能。本课小结

组合逻辑电路分析步骤电路图与真值表的转换组合逻辑电路设计基本思路分析给定逻辑功能，设计出能实现该功能的组合逻辑电路。分析逻辑功能定义逻辑状态的含义列出真值表最简表达式画出逻辑图卡诺图公式法逻辑抽象组合逻辑电路设计举例

解：(1)分析设计要求输出变量：例1：试设计半加器电路。输入变量：本位和进位位半加器：Ai+Bi=SiCiAi、BiSi、CiＡiＢiSiCi０００１１０１１00101001（2）列真值表组合逻辑电路设计举例(3)由真值表写逻辑表达式(4)画逻辑电路图=1&AiBiSiCi组合逻辑电路设计举例例2：试使用同或门电路，设计半加器电路。解：（1）分析设计要求（2）列出真值表（3）根据真值表写出逻辑表达式，化简、变形（4）画出符合要求的电路图。(2)列真值表组合逻辑电路设计举例(3)由真值表写逻辑表达式(4)画逻辑电路图=1&AiBiSiCi1组合逻辑电路设计举例逻辑抽象定变量明含义列表格逻辑函数式写函数约束条件函数化简或变换做化简做变换（选器件）逻辑电路图画电路拓展试用与非门，设计一个三人表决器，且A具有一票否决权解：（1）分析设计要求（2）列出真值表（3）根据真值表写出逻辑表达式，化简、变形ＡＢCY００00０010010000001000101111011111拓展(4)画出符合要求的电路图ABF&&C&本课小结

基本思路组合逻辑电路设计举例拓展编码器原理：信号入，代码出编码生活中常用十进制数及文字、符号等表示事物。正弦波三角波编码生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进制信号工作。编码器编码编码器的分类根据输出代码的类型二进制编码器十进制编码器根据输入信号的优先级普通编码器优先编码器1、普通二进制编码器2、普通十进制编码器3、二进制优先编码器4、十进制优先编码器编码器普通编码器定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。

例2-6：设计一个能将I0、I1、I2…、I78个输入信号转换成二进制代码输出的编码器，并用与非门实现。解：（1）分析设计要求输入信号：I0、I1、I2…、I7=1有编码请求=0没有编码请求输出信号：N=82m-1<8<2mm=3Y0、Y1、Y28线—3线编码器普通编码器I0I1I2I3I4I5I6I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１（2）列出真值表普通编码器I0I1I2I3I4I5I6I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１（2）列出真值表01234567十进制普通编码器（3）根据真值表写出输出逻辑函数表达式摩根定律普通编码器（4）画逻辑图二进制优先编码器在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。二进制优先编码器8线—3线优先编码器3位二进制优先编码器输出3位二进制代码输入8路编码信息输入输出I7I6I5I4I3I2I1I0Y2Y1Y01×××××××11101××××××110001×××××1010001××××10000001×××011000001××0100000001×0010000000100000111000二进制优先编码器输入输出I7I6I5I4I3I2I1I0Y2Y1Y01×××××××11101××××××110001×××××1010001××××10000001×××011000001××0100000001×00100000001000

优先级顺序：I7→I0依次递减二进制优先编码器8线－3线二进制优先编码器

普通十进制编码器8421BCD码编码器I8

I9

Y3

Y2

Y1

Y0

十进制编码器BCD编码器10线－4线编码器输入10路编码信号输出一组8421BCD码输入输出I9I8I7I6I5I4I3I2I1I0Y3Y2Y1Y010000000001001010000000010000010000000011100010000000110000010000001010000010000010000000010000011000000010000100000000010000100000000010000十进制优先编码器8421BCD码优先编码器I8

I9

Y3

Y2

Y1

Y0

十进制优先编码器BCD优先编码器10线－4线优先编码器输入10路编码信号输出一组8421BCD码输入输出I9I8I7I6I5I4I3I2I1I0Y3Y2Y1Y01×××××××××100101××××××××1000001×××××××01110001××××××011000001×××××0101000001××××01000000001×××001100000001××0010000000001×000100000000010000作业写出十进制普通编码器和十进制优先编码器输出表达式画出十进制普通编码器和十进制优先编码器逻辑电路图本课小结

编码器的分类：普通编码器、二进制优先编码器、普通十进制编码器、十进制优先编码器感谢观看数字电子技术集成编码器总结“两图一表”编码器三种工具芯片引脚图逻辑符号图逻辑功能真值表“两图一表”编码器8线-3线优先编码器74LS148芯片引脚图74LS148

功能示意图编码器输入输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101使能输入端74LS148

编码器输入输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101没有有效信号能正常工作，但没有有效请求信号

编码器输入输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101000为反码，原码为（111）2=7芯片正常工作，且出现了有效请求信号

编码器输入输出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101高优先级：低

二－十进制优先编码器芯片引脚图功能示意图10线－4线BCD码优先编码器二－十进制优先编码器74LS147二－十进制优先编码器二－十进制优先编码器74LS147编码请求信号输入端低电平有效BCD码输出端输出反码二－十进制优先编码器输入输出I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110二－十进制优先编码器输入输出I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110二－十进制优先编码器输入输出I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110二－十进制优先编码器输入输出I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110二－十进制优先编码器输入输出I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×0111111111010111111111110二－十进制优先编码器芯片引脚图功能示意图74LS148封装格式引脚定义与分类判别输入输出信号有效方式（高电平有效或者低电平有效）功能表（真值表）根据输入控制端将功能表分块从原因找到结果（从输入找到输出）本课小结

集成编码器二－十进制优先编码器译码器原理，代码入，信号出译码器原理，代码入，信号出二进制代码信号编码译码译码器常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。编码器的分类根据输出代码的类型二进制编码器十进制编码器根据输入信号的优先级普通编码器优先编码器1、普通二进制编码器2、普通十进制编码器3、二进制优先编码器4、十进制优先编码器编码器译码器的分类译码器二进制译码器十进制译码器显示译码器二进制译码器N位二进制代码输入端

m个输出信号

2N≥m二进制译码器3位二进制编码器3位二进制译码器A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7输入8路信号输出3位二进制代码输入3位二进制代码输出8路信号二进制译码器3线-8线译码器3位二进制代码输入端

8个输出信号二进制译码器输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001※：译码器不谈“优先”输出信号，是因为天然互斥性3位二进制译码器A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7输入3位二进制代码输出8路信号二进制译码器输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001十进制译码器A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7输入4位二进制代码输出10路信号Y8Y98421BCD码译码器A3输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9000010000000000001010000000000100010000000001100010000000100000010000001010000010000011000000010000111000000010010000000000010100100000000011010××××××××××1011××××××××××1100××××××××××1101××××××××××1110××××××××××1111××××××××××十进制译码器输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9000010000000000001010000000000100010000000001100010000000100000010000001010000010000011000000010000111000000010010000000000010100100000000011010××××××××××1011××××××××××1100××××××××××1101××××××××××1110××××××××××1111××××××××××十进制译码器本课小结

编码器的分类译码器的分类二进制译码器、十进制译码器集成译码器：掌握“两图一表”的阅读方法译码器译码器集成译码器译码器的级联扩展译码器的应用显示译码器的原理与应用译码器集成译码器“两图一表”的分析方法1.芯片封装图2.功能示意图3.真值表（功能表）封装格式管脚定义、分类信号输入输出分类信号有效方式根据输入控制端或者扩展端，将功能表分块，然后分块分析从原因谈到结果，从输入谈到输出集成3线-8线译码器74LS138芯片封装图S2S3S1A1A0A2集成3线-8线译码器74LS138输出端低平有效三位二进制代码使能端功能示意图集成3线-8线译码器74LS138使能输入输出S1S2+S3A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00x×××11111111x1×××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111不工作正常译码集成3线-8线译码器74LS138使能输入输出S1S2+S3A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00x×××11111111x1×××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111不工作正常译码集成3线-8线译码器74LS138使能输入输出S1S2+S3A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00x×××11111111x1×××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111即：（i=0，1，2，…，7）74LS42Y0Y2Y1Y3Y4Y5Y6Y7Y8Y9芯片封装图74LS42译码器（二-十进制译码器、4线—10线译码器）74LS42译码器（二-十进制译码器、4线—10线译码器）逻辑功能：将输入的BCD码译成十个输出信号。4

位二进制代码输入端

10个输出信号74LS42译码器（二-十进制译码器、4线—10线译码器）输入输出A3A3A3A3Y9Y8Y7Y6Y5Y4Y3Y2Y1Y000000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011101111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111正常译码拒绝伪码本课小结

集成译码器：掌握“两图一表”的阅读方法集成3线-8线译码器74LS13874LS42译码器（二-十进制译码器、4线—10线译码器）译码器的级联扩展：三个圈变成两个圈案例：用74LS138构成一个4线—16线译码器。输入输入输出输出A3A2A1A03线—8线4线—16线00000001············011110001001············1111Y0Y0Y1Y7Y0Y1Y7Y8Y9Y15Y1Y7案例：用74LS138构成一个4线—16线译码器。输入输出输出A3A2A1A03线—8线4线—16线00000001············011110001001············1111Y0Y0Y1Y7Y0Y1Y7Y8Y9Y15Y1Y7低位片高位片案例：用74LS138构成一个4线—16线译码器。编码器中：输入级实现片间优先级输出级低三位代码共用利用控制端，生成输出的最高位代码译码器中：输出级实现片间优先级（×）输入级低三位代码共用利用控制端，生成输出的最高位代码案例：用74LS138构成一个4线—16线译码器。译码器中：输入级低三位代码共用利用控制端，生成输出的最高位代码+5VA2A1A0A3低位片

高位片

案例：用74LS138构成一个4线—16线译码器。译码器中：输入级低三位代码共用利用控制端，生成输出的最高位代码A2A1A0A301低8位

高8位

本课小结

译码器的级联扩展：三个圈变成两个圈例：用74LS138构成一个4线—16线译码器。译码器的应用：应用译码器，实现任意组合逻辑电路译码器的应用：应用译码器，实现任意组合逻辑电路输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100010000001100010000100000010001010000010011000000010111000000013位二进制译码器A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7输入3位二进制代码输出8路信号=m0=m3=m1=m2=m4=m5=m6=m7译码器的应用：应用译码器，实现任意组合逻辑电路输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001=m0=m3=m1=m2=m4=m5=m6=m7确定哪些最小项出现时，能够使设计目标成立，则将输出信号提出来，然后将这些信号用或门连接起来即可译码器的应用：应用译码器，实现任意组合逻辑电路3线—8线译码器真值表输入输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7000100000000010100000001000100000011000100001000000100010100000100110000000101110000000174LS138译码器真值表使能输入输出S1S2+S3A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00x×××11111111x1×××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111译码器的应用：应用译码器，实现任意组合逻辑电路74LS138译码器真值表使能输入输出S1S2+S3A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00x×××11111111x1×××1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111Y0=m1+m2+m3+m4+m5+m6+m7=m074LS138输出端给出的是最小项的反函数，因此，后级接入的不是或门，那是什么呢？译码器的应用：应用译码器，实现任意组合逻辑电路例：请用1片译码器74LS138辅以门电路，实现以下逻辑函数表达式。解：因为则

A2→A，A1→B，A0→C译码器的应用：应用译码器，实现任意组合逻辑电路

1ABC&F译码器的应用：应用译码器，实现任意组合逻辑电路注意：C→A2，B→A1，A→A0变为A→A2，B→A1，C→A0接线方式

结果

变为总结理论由来以输入代码作输入变量，3线—8线译码器的

8个输出信号恰好将3输入逻辑函数的全部8个最小项一一解析出来。应用过程注意译码器输出信号的有效方式后级采用哪个逻辑门（或门、与非门）输入信号接入译码器输入端，要注意顺序控制端一定要接入有效的控制信号显示译码器的原理与应用显示译码器原理集成芯片集成芯片的应用显示译码器数字显示电路显示译码器数码显示器显示译码电路普通译码器输入的是二进制或者十进制代码，输出的是与输入代码一一对应的电平信号。显示译码器输入的是十进制代码，输出的“数码显示器能识别”的信号，使用者读到的是数码显示器上显示的十进制数字的字形。显示译码器芯片原理——数码显示器七段数码显示器PN发光二极管显示译码器芯片原理——数码显示器DP集成芯片74LS4874LS47集成芯片集成芯片—74LS48输出高电平有效，接共阴极数码显示器集成芯片集成芯片—74LS47输出低电平有效，接共阳极数码显示器74LS48abcdefg输出端高平有效8421BCD码辅助控制端限流电阻74LS48限流电阻1、限流电阻的选择发光二极管：工作电压：1.8V—2.2V工作电流：10mA—20mA设电源电压为5V：5V减去发光二级管工作电压（通常为2V即可），再除以10mA~15mA。一般为几百欧姆。74LS482、控制端的处理LT=1RBI=1BT/RBO=1特殊控制端两个功能试灯输入灭零输入74LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×00011011000021×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011试灯0×111111111111灭零10000000000000消隐××××××00000000074LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×00011011000021×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011试灯0×111111111111灭零10000000000000消隐××××××000000000174LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011试灯0×111111111111灭零10000000000000消隐××××××000000000274LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×001011101101231×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011试灯0×111111111111灭零10000000000000消隐××××××000000000345678974LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×001011101101231×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011试灯0×111111111111灭零10000000000000消隐××××××0000000003456789874LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×001011101101231×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×1001111100119试灯0×1111111111118灭零10000000000000消隐××××××000000000345678005.2005.2全暗74LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×001011101101231×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×1001111100119试灯0×1111111111118灭零10000000000000消隐××××××000000000345678全暗全暗74LS48输入数字输入BI/RBO输出字型LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011×000110110000121×001011101101231×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×1001111100119试灯0×1111111111118灭零10000000000000消隐××××××000000000345678全暗全暗本课小结

显示译码器的原理显示译码器的应用数据选择器原理：寻址、传输两步走学习目标数据选择器的基本原理集成数据选择器数据选择器的级联扩展数据选择器的应用基本概念多路输入、一路输出，在输入地址的作用下，选择多路输入信道中的某一个输入信道，将该输入信道的数据传送到唯一的数据输出端。输入地址选择控制端，在它的作用下，在多个输入数据信道中选择某一个。信道选好后，将该输入信道的数据传送到唯一的数据输出端。输入数据基本概念假如输入数据有n个，那输入地址有几位呢？

数据选择器D0D1Dn······输入数据A0A1Am···输入地址Y输出数据选择器的分类四选一数据选择器：4个数据输入端，2个地址输入端，1个输出端。八选一数据选择器：8个数据输入端，3个地址输入端，1个输出端。十六选一数据选择器：16个数据输入端，4个地址输入端，1个输出端。数据选择器D0D1D3输入数据A0A1输入地址Y输出D2数据选择器D0D1D8······输入数据A0A1A2输入地址Y输出数据选择器D0D1D16······输入数据A0A1A2输入地址Y输出A3四选一数据选择器的示意框图地址输入端控制输入端数据输入端输出端四选一数据选择器D0D1D3A0A1Y输出D2S四选一数据选择器的功能表数据选择器不谈信号有效方式选通地址数据输出SA1A0DY0×

××0100D0—D3D0101D0—D3D1110D0—D3D2111D0—D3D3先寻址再传输四选一数据选择器的功能表选通地址数据输出SA1A0DY0×

××0100D0—D3D0101D0—D3D1110D0—D3D2111D0—D3D3Y=(A1A0D0+A1A0D1+A1A0D2+A1A0D3)SY=A1A0D0+A1A0D1+A1A0D2+A1A0D3四选一数据选择器的功能表数据选择角度位地址指定4路输入数据，某一组输入地址出现，则寻址对应输入信道，将该信道的输入数据传输至输出端。以2位地址做输入变量，输出为该2输入逻辑函数的所有4个最小项之和的形式，用数据端取值表征某个最小项是否存在。另一种理解角度四选一数据选择器的功能表另一种理解角度：以2位地址做输入变量，输出为该2输入逻辑函数的所有4个最小项之和的形式，用数据端取值表征某个最小项是否存在。Y=(A1A0D0+A1A0D1+A1A0D2+A1A0D3)S四选一数据选择器的逻辑电路图地址输入端控制输入端数据输入端输出端四选一数据选择器的逻辑电路图八选一数据选择器十六选一数据选择器Y=A2A1A0D0+A2A1A0D1+···+A2A1A0D7=m0D0+m1D1+···+m7D7Y=A3A2A1A0D0+A3A2A1A0D1+···+A3A2A1A0D15=m0D0+m1D1+···+m15D15本课小结

数据选择器的基本原理集成数据选择器数据选择器的级联扩展数据选择器的应用集成数据选择器：两图一表，老生常谈数据选择器数据选择器的基本原理集成数据选择器数据选择器的级联扩展数据选择器的应用基本概念2-1、集成双4选1数据选择器74LS153芯片封装图2D02Y1Y1S基本概念2-2、集成双4选1数据选择器74LS153功能示意图地址输入端数据输入端数据输入端控制输入端数据输出端数据输出端1S2S基本概念2-3、74LS153真值表输入输出1S2SA1A01Y2Y11××0000001D02D000011D12D100101D22D200111D32D3基本概念2-3、74LS153真值表基本概念2-4、集成8选1数据选择器74LS151芯片封装图12345678161514131211109VccD4D5D6D7A0A1A2D3D2D1D0YYSGND基本概念2-5、集成8选1数据选择器74LS151功能示意图地址输入端数据输入端控制输入端数据输出端S基本概念2-5、集成8选1数据选择器74LS151功能示意图输入输出SA2A1A0YY1×××010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7基本概念2-5、集成8选1数据选择器74LS151功能示意图本课小结

集成数据选择器:集成数据选择器：两图一表，老生常谈数据选择器的级联扩展1：先片选，再片内选学习目标数据选择器的基本原理集成数据选择器数据选择器的级联扩展数据选择器的应用方法1：先片选，再片内选例1：使用74LS153来构成8选1数据选择器1、低两位输入地址共用;2、控制端反向共接，生成最高位地址作为片选信号，区分两片4选1的工作区。输入地址输入数据输出A2A1A04选18选1Y000D0D0D0001D1D1D1010D2D2D2011D3D3D3100D0D4D4101D1D5D5110D2D6D6111D3D7D7方法1：先片选，再片内选0011S2S≥11YA1A0D0D1D2D3D4D5D6D7A2工作不工作低位片高位片方法1：先片选，再片内选例2：用8选1数据选择器74LS151生成16选1数据选择器74LS151SYA2A1A0D7D6D5D4D3D2D1D0Y74LS151SYA2A1A0D7D6D5D4D3D2D1D0YA2A1A01A3D7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8高位片低位片方法1：先片选，再片内选74LS151SYA2A1A0D7D6D5D4D3D2D1D0Y74LS151SYA2A1A0D7D6D5D4D3D2D1D0YA2A1A01A3D7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8高位片低位片≥1Y方法2：先片内选，再片选例1：使用74S153组成8选1数据选择器先片选，再片内选A21D01D11D21D32D02D12D22D31S2SA0A1D0D1D2D3D4D5D6D774LS1531Y

2YA0A11≥1Y方法2：先片内选，再片选先片选，再片内选1D01D11D21D32D02D12D22D31S2SA0A1D0D1D2D3D4D5D6D774LS1531Y

2YA0A1A274LS1531Y

2YA0A11D01D11D21D32D02D12D22D31S2SY低位片高位片一级片选二级片选方法2：先片内选，再片选先片内选，先根据循环共用的低两位地址，再在两段内分别选一个。利用高位地址进行第二级片选的过程，最终确定要输出的数据，然后把它在输出端传输出来。0102先片选，再片内选优点数据选择器的数量少；片内选中的两个数据选择器永远不会同时工作，减少了功耗和干扰。需要使用外部的门电路（非门、或门）来实现片选逻辑，增加了电路的复杂性和成本。缺点先片内选，再片选优点不需要使用外部的门电路，简化了电路设计，降低了成本；电路结构简单，易于调试和维护，提高了系统的可靠性；低位和高位两个数据选择器永远是同时工作，确保了数据传输的同步性。数据选择器的数量多。缺点练习用八选一数据选择器74LS151来组成16选1数据选择器。74LS151SYA2A1A0D7D6D5D4D3D2D1D0Y本课小结

数据选择器的级联扩展方法1：先片选，再片内选应用数据选择器，实现任意组合逻辑电路学习目标数据选择器的基本原理集成数据选择器数据选择器的级联扩展数据选择器的应用基本概念另一种理解角度：以2位地址做输入变量，输出为该2输入逻辑函数的所有4个最小项之和的形式，用数据端取值表征某个最小项是否存在。数据选择器D0D1D3输入数据A0A1输入地址Y输出D2Y=(A1A0D0+A1A0D1+A1A0D2+A1A0D3)S基本概念例1：试用八选一数据选择器实现逻辑函数表达式

设计目标：Y=A2A1A0D0+A2A1A0D1+···+A2A1A0D7=m0D0+m1D1+···+m7D7设计手段：＝？基本概念例1：试用八选一数据选择器实现逻辑函数表达式

解：（1）A→A2，B→A1，C→A074LS151SYA2A1A0D7D6D5D4D3D2D1D0Y基本概念Y表达式变为：Y=ABCD0+ABCD1+···+ABCD7=m0D0+m1D1+···+m7D7保留Y中与F相同的四项，即要求m0，m3，m5，m7保留因为逻辑表达式中的各乘积项均为最小项，所以可以改写为：根据八选一数据选择器的功能，则D0=D3=D5=D7=1D1=D2=D4=D6=0