《数字电子技术》课件-项目4 时序逻辑电路

数字电子技术时序逻辑电路学习目标数字电子技术基础知识组合逻辑时序逻辑其他功能电路数据与码制基本、常用逻辑单元布尔代数逻辑门电路化简与变形分析与设计中规模逻辑器件竞争与冒险概述触发器分析与设计常用器件脉冲波形的产生与整形半导体存储器PLD器件

A/D、D/A时序逻辑的基础知识结构和工作特点工具的应用表示工具组合逻辑电路电路的输出只与该时刻的输入有关。时序逻辑电路时序逻辑电路，就是在组合逻辑电路的输入端上，加了一个反馈电路，于是组合逻辑电路的某些输出信号，就会通过反馈电路送回输入端。时序逻辑电路假设，电路在某一时刻，出现了一个输入信号A0，我们把这个时，刻标记为第一时刻，即输入信号A在第一时刻进入了组合逻辑电路。输出方程：状态方程：时序逻辑电路某组输出信号W被这一组引脚引入存储电路，即触发器中，在触发器的另一端，生成一组触发器的输出信号Q，Q又被送回到组合逻辑的输入端，于是Q作为另一组输入信号，与第二时刻送入的输入信号A1一起，参与到第二时刻的组合逻辑运算，影响第二时刻的输出信号。输出方程：状态方程：时序逻辑电路触发器到底是什么？重点掌握什么？对于时序逻辑电路而言，除了输出函数之外，还有一组函数为描述触发器的输入与输出关系的方程。时序逻辑电路的函数表达式包括了两个部分，输出方程和状态方程，也称为输出函数和状态函数。0102本课小结

时序逻辑电路特点：电路任一时刻的输出不仅仅取决于当前的输入，还与前一时刻的输出有关。时序逻辑电路=组合逻辑电路+存储电路时序逻辑电路的分类按电路的工作方式划分同步时序逻辑电路异步时序逻辑电路电路的工作方式按电路的工作方式划分同步时序逻辑电路异步时序逻辑电路电路的工作方式按电路的工作方式划分按电路输出信号的特性划分米莱型（Mealy）摩尔型（Moore）电路输出信号的特性当前的输入和触发器的输出触发器的输出时序逻辑的其他分类方式计数器寄存器逻辑功能特定信号发生器小规模中规模集成度大规模超大规模可编程能否编程不可编程本课小结

同步时序逻辑电路异步时序逻辑电路电路的工作方式米莱型（Mealy）摩尔型（Moore）电路输出信号的特性按电路的工作方式划分按电路输出信号的特性划分时序逻辑电路的各种表示工具之间的相互转换逻辑功能QnQn+1说明0000011111不定0011010011置01100011100置11111010110保持逻辑功能描述状态转换表时序图特征方程逻辑功能表驱动表状态转换图逻辑功能描述RSQnQn+1Qn+1说明0000011111不定0011010011置01100011100置11111010110保持RSQn+1说明00╳不定010置0101置111Qn保持状态转换真傎表逻辑功能表状态转换图触发器两个状态，1态和0态状态转换方向，箭尾：现态,箭头：次态从0态转换为1态01状态转换的条件R=1S=0R=×S=1R=1S=×R=0S=1状态转换图RSQnQn+1000001××00110100110001111111010101R=1S=0R=×S=1R=1S=×R=0S=1状态转换图RSQnQn+1000001XX00110100110001111111010101状态转换图01RSQnQn+1000001XX001101001100011111110101R=0

S=1R=XS=1R=1S=0R=1S=X驱动表QnQn+1RS00×101101001111×特征方程特征方程也称为特性方程，是用来描述触发器逻辑功能的次态函数表达式。

SQnR

0000111101RSQnQn+1000001XX001101001100011111110101

时序图触发器的波形图案例例：如图所示为基本RS触发器的输入R、S的电压波形，请画出输出Q、Q的电压波形。案例解：由基本RS触发器的逻辑功能表可画出的波形：QQ10置011保持01置110置001置111保持RSQn+1说明00╳不定010置0101置111Qn保持小结触发器几种常用的表示工具：逻辑功能表、状态转换图、驱动表、特征方程和时序图，它们也是时序逻辑电路的表示方法不同的表示方法都有其独特的作用和价值，就如同在一个团队中，每个人都有自己的特长和能力。我们要学会尊重他人的不同观点和才能，相互协作，发挥各自的优势，共同完成团队的目标。只有团结协作，我们才能实现更大的成就。寄存器基本概念寄存器是数字电路中的一个重要逻辑部件，具有存储进制数码或信息的功能。在计算机中，寄存器可用来存放参与运算的数据、运算结果和指令。基本概念数码寄存器只能并行送入和输出数据。数码寄存器不但可存放并行数据，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。

数码寄存器基本概念数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，使用灵活，用途广泛。寄存器由具有存储功能的多位触发器组成，n个触发器能存放n位二进制数码。数码寄存器

1．由D触发器构成的数码寄存器（1）电路组成在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。

单拍工作方式的数码寄存器CP：接收脉冲（控制信号输入端)

输出端数码输入端数码寄存器

1．由D触发器构成的数码寄存器（2）工作原理当CP↑时，触发器更新状态，Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。单拍工作方式：不需清除原有数据，只要CP↑一到达，新的数据就会存入。常用4D型触发器74LS175、6D型触发器74LS174、8D型触发器74LS374或MSI器件等实现。数码寄存器

2．由锁存器构成的数码寄存器锁存器的送数脉冲为使能信号，当使能信号到来时，输出随输入数码的变化而变化，相当于输入信号直接加在输出端；当使能信号结束后，输出状态将保持不变。送数脉冲CP为锁存控制信号数码寄存器

2．由锁存器构成的数码寄存器（1）锁存器的工作原理锁存器

①当CP=0时，Q=D，电路接收输入数据；即当使能信号到来时，输出端的信号随输入信号变化；

②当CP=1时，D数据输入不影响电路的状态，电路锁定原来的数据;即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。数码寄存器

2．由锁存器构成的数码寄存器（2）集成数码锁存器74LS373(a)外引脚图(b)逻辑符号8D型锁存器74LS3738D型锁存器74LS373功能表二、移位寄存器

寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。4位右移位寄存器1101串行输入同步时序逻辑电路二、移位寄存器

将数码1101右移串行输入给寄存器（串行输入是指逐位依次输入）。在接收数码前，从输入端输入一个负脉冲把各触发器置为0状态（称为清零）。4位右移位寄存器状态表CP顺序输入DSR输出Q0Q1Q2Q3000000111000211100300110411011500101600010700001800000二、移位寄存器

时序图

4位右移位寄存器时序图并行输出串行输出二、移位寄存器

4位左移位寄存器串行输入异步清零二、移位寄存器

将数码1011左移串行输入给寄存器。在接收数码前清零。4位左移位寄存器状态表

CP顺序输入DSR输出Q0Q1Q2Q3000000110001200010310101411011500110601100701000800000二、移位寄存器

4位左移位寄存器时序图

并行输出串行输出二、移位寄存器

集成双向移位寄存器74LS194为四位双向移位寄存器。与74LS194的逻辑功能和外引脚排列都兼容的芯片有CC40194、CC4022和74198等。

（a）外引脚图（b）逻辑符号双向移位寄存器74LS194二、移位寄存器

74LZS194功能表二、移位寄存器

工作方式控制端M1M0区分四种功能：

M1M0功能00保持01右移10左移11并行置数二进制计数器计数器概念和分类具有对时钟脉冲计数功能的电路被称为计数器。计数器中数字变化规律加法计数器、减法计数器和可逆计数器；同步计数器和异步计数器；计数器中触发器的时钟控制方式的不同二进制计数器、十进制计数器和任意进制计数器。计数体制的不同除计数外，计数器还可用于分频、定时、数字运算、产生节拍脉冲和脉冲序列等。计数器概念和分类1．异步二进制加法计数器

当时序逻辑电路的触发器位数为n时，电路状态按照二进制的自然状态循环，经历独立的2n个状态，此类电路被称为二进制计数器，二进制计数器又包括异步二进制计数器和同步二进制计数器。异步二进制计数器，般由触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。0102计数器概念和分类（1）JK触发器构成的3位异步二进制加法计数器（用CP脉冲下降沿触发）

当时序逻辑电路的触发器位数为n时，电路状态按照二进制的自然状态循环，经历独立的2n个状态，此类电路被称为二进制计数器。①电路组成

计数器概念和分类②工作原理

计数器概念和分类③时序图

3位二进制加法计数器的时序图101000100010110001011111000计数器概念和分类④计数器的状态转换表

3位二进制加法计数器状态转换表CP顺序Q2Q1Q0等效十进制数000001001120102301134100451015611067111780000计数器概念和分类⑤状态转换图

圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向3位二进制加法计数器的状态转换图计数器概念和分类⑥结论如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。计数器概念和分类⑥结论如果计数脉冲CP的频率为f0，那么Q0输出波形的频率为1/2f0，Q1输出波形的频率为1/4f0，Q2输出波形的频率为1/8f0。这说明计数器除具有计数功能外，还具有分频的功能。计数器概念和分类（2）由D触发器构成的3位异步二进制加法计数器（CP脉冲上升沿触发）

当时序逻辑电路的触发器位数为n时，电路状态按照二进制的自然状态循环，经历独立的2n个状态，此类电路被称为二进制计数器。

（a）电路图（b）时序图由D触发器构成的3位异步二进制加法计数器000100010110001101011111000计数器概念和分类2．异步二进制减法计数器

JK触发器组成的3位异步二进制减法计数器计数器概念和分类2．异步二进制减法计数器

D触发器组成的3位异步二进制减法计数器本课小结

计数器概念和分类异步二进制加法计数器

异步二进制减法计数器

同步二进制计数器基本概念在同步二进制计数器中，时钟脉冲同时触发，计数器中所有的触发器，各触发器的翻转与时钟脉冲同步，同步二进制计数器的工作速度较快，工作频率较高。同步二进制加法计数器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q04位同步二进制加法计数器同步二进制加法计数器CP顺序Q3

Q2

Q1

Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位二进制加法计数器的状态转换表同步二进制加法计数器4位同步二进制加法计数器的时序图同步二进制加法计数器将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。4位同步二进制可逆计数器

S为加／减控制端S=1时，加法计数S=0时，减法计数本课小结

同步二进制计数器基本概念同步二进制加法计数器集成计数器74LS161基本概念随着集成电路技术的发展，也出现了很多集成计数器产品。集成计数器产品有很多，常用的有74LS161、74LS90、74LS197、74LS160、74LS92等。74LS161的功能74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161逻辑功能示意图CTTCTPCRLDD1D2D3CRLD计数状态输出端,从高位到低位依次为Q3、Q2、Q1、Q0进位输出端置数数据输入端，为并行数据输入。计数脉冲输入端，上升沿触发计数控制端，高电平有效。CR

为清0控制端，低电平有效。LD为同步置数控制端，低电平有效。74LS161的功能CO=CTT·Q3Q2Q1Q0CO=Q3Q2Q1Q0CO=CTT·Q3Q2Q1Q0

异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR

说明输出输入74LS161的功能表74LS161的功能异步清零功能

同步置数功能

计数功能

保持功能74LS161的功能

01N的值就是16以内的计数值小于M16，此时用一片74LS161就可以完成计数。02单片计数器构成任意进制加法计数器当计数数据N<计数值M时，用一片74LS161就可以完成计数。（1）异步清零法[例1]用74LS161构成六进制计数器。①分析六进制计数器的模模六：即6个有效状态②画出模六的状态转换图因为是异步置零法，所以需要多加一个过渡状态。0000000100100011010001010110（过渡状态）Q3Q2Q1Q0单片计数器构成任意进制加法计数器③写出S6

的二进制代码S6=0110④

写出反馈置0函数

根据S6

和CR的有效电平写出⑤

画连线图CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP计数输入输出端11××××单片计数器构成任意进制加法计数器当计数数据N<计数值M时，用一片74LS161就可以完成计数。（2）同步置数法[例2]用74LS161构成六进制计数器。①

分析六进制计数器的模模六：即6个有效状态②画出模六的状态转换图因为是同步置数法，所以不需要过渡状态。000000010010001101000101Q3Q2Q1Q0单片计数器构成任意进制加法计数器③写出S5

的二进制代码S5=0101④

写出反馈置0函数

根据S5和LD的有效电平写出⑤

画连线图CT74LS161Q0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CP计数输入输出端110000

计数总数超出单片计数值时当计数总数N>计数值M时，必须用多片M进制计数器组合起来，再利用异步置0法或同步置数法构成要求进制计数器。[例3]用两片CT74LS161构成8位二进制(256进制)同步计数器。28=256CPCOD0CTTCTPCRLDD1D2D3Q0低Q1低Q2低Q3低11CT74LS161

(低位)1××××COD0CTTCTPCRLDD1D2D3Q0高Q1高Q2高Q3高1CT74LS161

(高位)1××××计数输入

计数总数超出单片计数值时[例3]用两片CT74LS161构成8位二进制(256进制)同步计数器。28=256CPCOD0CTTCTPCRLDD1D2D3Q0低Q1低Q2低Q3低11CT74LS161

(低位)1××××COD0CTTCTPCRLDD1D2D3Q0高Q1高Q2高Q3高1CT74LS161

(高位)1××××计数输入

计数总数超出单片计数值时[例3]用两片CT74LS161构成8位二进制(256进制)同步计数器。在低位片计至“15”之前，CO低

=0，禁止高位片计数；当计至“15”时，CO低

=1，允许高位片计数，这样，第16个脉冲来时，低位片返回“0”，而高位片计数一次。每逢16的整数倍个脉冲来时，低位片均返回“0”，而高位片计数一次。因此，实现了8位二进制加法计数。

计数总数超出单片计数值时[例4]用两片74LS161级联成五十进制计数器实现从00000000到00110001的50进制计数器十进制数50对应的二进制数为00110010本课小结

集成计数器74LS161基本概念集成计数器74LS161功能单片计数器构成任意进制加法计数器计数总数超出单片计数值时实现计数器集成计数器74LS290

异步2—5—10进制计数器74LS2901.74LS290的外引脚图、逻辑符号及逻辑功能

(a)外引脚图

(b)逻辑符号74LS2902－5－10进制计数器输出CP输入异步置数

异步2—5—10进制计数器74LS290

异步2—5—10进制计数器74LS29074LS290功能表CP1-Q3Q2Q1

5进制CP0-Q0

2进制CP下降沿有效

置零/清零功能置9功能计数功能

异步2—5—10进制计数器74LS2902．基本工作方式

（1）二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器计数顺序计数器状态CP0Q000112010Q0计数器状态

异步2—5—10进制计数器74LS2902．基本工作方式

（2）五进制计数：将计数脉冲由CP1输入，由Q3

、Q2、Q1

输出

五进制计数器计数顺序计数器状态CP1Q3Q2Q1000010012010301141005000001011000010000Q3Q2Q1计数器状态

异步2—5—10进制计数器74LS2902．基本工作方式

（3）8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入

8421BCD码十进制计数器

二进制五进制计数计数器状态顺序Q3Q2Q1Q00000010001200103001140100501016011070111810001001000