微纳制造与半导体器件 课件 1 半导体基本原理

CONTENTS目录01

第一篇、半导体基本原理02

半导体材料03

04

能带和PN结05

第二篇、微纳制造工艺掺杂外延生长技术光刻工艺纳米压印技术06

第一篇、半导体基本原理01半导体材料半导体材料晶体结构

半导体材料晶体结构材料及特性半导体是导电性能介于金属和绝缘体之间的一种材料。半导体基本上可分为两类：位于元素周期表Ⅳ族的元素半导体材料和化合物半导体材料。大部分化合物半导体材料是Ⅲ族和Ⅴ族元素形成的。1.1.1非晶、单晶和多晶固体材料具有三种基本类型非晶、多晶和单晶。每种类型的特征是用材料中有序化区域的大小加以判定的。有序化区域是指原子或者分子有规则或周期性几何排列的空间范畴。无定形材料旨在几个原子或分子的尺度内有序排列；多晶材料则在许多个原子或分子的尺度上有序；单晶材料则在整体范围内都有很高的几何周期性。在多晶材料中，有序化区域称为单晶区域，彼此有不同的大小和方向。单晶区域称为晶粒，它们由晶界将彼此分离。图1.1是非晶、多晶和单晶材料的二维示意图1.1.2晶胞和晶格单晶与晶格结构一个典型单元或原子团在三维的每一个方向上按某种间隔规则排列就形成了单晶。晶体中这种原子的周期性排列称为晶格。图1.2用格点来描述某种特殊的原子排列，给出了一种无限二维格点阵列。图中，由矢量a、b可以组成二维晶胞，晶胞通过合适的平移可以构建整个二维晶格。原胞则是可以通过重复形成晶格的最小晶胞，如图1.2中的二维原胞C和D晶胞晶体中能反映原子周期性排列基本特点及三维空间格子对称性的基本单元称为晶胞。各自图1.3显示了一个广义的三维晶胞。晶胞的关系可以用矢量a、b、c表示，它们不必是垂直的，同时长度也可能不相等。图1.2（a）单晶晶格的二维表示；（b）各种不同晶胞的单晶晶格二维表示1.1.3晶向和晶面

晶向指数的标记方法任何一种晶体，其原子总是可以看成是位于一系列方向相同的平行直线系上，这种平行直线系称为晶列。而同一种晶体中存在许多取向不同的晶列，原子在不同取向的晶列上的排列一般是不同的，晶体的许多物理、化学性质也与晶列去向（简称晶向）有关。因此，有必要对晶列的取向进行标记。通常用“晶向指数”来标记某一取向的晶列。以晶格中任一格点作为原点，取过原点的3个晶列作为坐标轴x、y、z，沿坐标轴方向的单位矢量（a、b、c）称为基矢，其长度为沿a、b、c相邻两格点之间的距离。

由于实际晶体并非无限大，它们最终会终止于某一表面。半导体器件一般制备在衬底的表面上或近表面出，因此衬底表面属性可能会影响器件的特性。表面或通过晶体的平面可以用其在坐标轴xyz上的截距来表示。它们总可以表示为x/h1、y/h2、z/h3，h1、h2、h3为互质的整数。通常采用h1、h2、h3来标记晶面，记作（h1h2h3），称为晶面指数，又称为米勒指数。图1.6展示了立方晶系的几种主要的晶面。图中阴影所示的3个晶面分别标识为（100）、（110）和（111）晶面。由晶格的对称性，有些晶面是彼此等效的。图1.5晶向的表示方法图1.6立方晶系的几种主要晶面1.2单晶硅

硅单晶种金刚石型结构硅单晶种的每个原子都与4个最邻近原子形成4个共价键，组成一个正四面体，相连的4个原子正好位于正四面体的顶角处，如图1.7（a）所示。而这4个顶角原子原子又可以各通过四个共价键组成4个正四面体，如此以来就形成了如图1.7（b）所示的金刚石型结构了。金刚石型结构的晶胞如图1.7（c）所示，可以看作是两个面心立方的沿立方体的空间对角线互相位移了四分之一的空间对角线长度套构而成。在晶胞中，原子的排列情况为：8个原子位于立方体的8个顶角上，6个原子位于6个面中心上，晶胞内部有4个原子

硅晶体晶面原子分布图1.8展示了硅晶体中（100）、（110）和（111）晶面上的原子分布示意图。如图1.8（a）所示，金刚石结构的（111）面的密堆积和面心立方结构的密堆积类似，面心立方晶格的正四面体中心没有原子，而金刚石结构的正四面体中心有一个原子。定义晶体中某个晶面上单位面积的原子个数了原子面密度。（100）晶面中，每个晶胞中顶角的原子为4个相邻晶胞所共用，而位于面心上的原子只为这一个晶胞所有，即整个晶胞中包含2个原子，假设晶格常数为a，那么在单个晶胞中，（100）晶面的原子面密度为2/a2。同理可得，在（110）晶面的原子面密度为4/2a2，（111）晶面的原子面密度为4/3a2图1.7单晶硅的（a）正四面体结构；（b）金刚石型结构；（d）金刚石型结构晶胞。图1.8单晶硅的（a）（100）晶面、（b）（110）晶面、（c）（111）晶面原子分布图。1.3Ⅲ族氮化物

III族氮化物半导体材料是由元素周期表III族和Ⅴ族元素中依靠共价键结合而成的化合物，主要包括二元合金GaN、AlN、InN及其三元合金如AlGaN、GaInN、AlInN以及四元合金如AlGaInN等，这些材料的带隙（0.7~6.03eV）可以覆盖整个可见光谱。二元III族氮化物材料AlN、GaN和InN的基本晶体特性如表1.3所示。III族氮化物材料有三种类型的晶体结构：纤锌矿（Wurtzite），闪锌矿（Zincblende）和岩盐结构（Rock-Salt）[3]。图1.9显示了三种晶体结构中的原子空间排布。纤锌矿结构是由两个六角形密集堆叠晶格沿c轴平移3/8晶胞高度形成的六角形对称结构，属于六方最密堆积。闪锌矿结构是由两个面心立方晶格结构的1/4对角线沿对角线嵌套而成的立方密堆积结构，属于面心立方结构。这两种结构每个III（Ⅴ）族原子都与彼此最接近的四个Ⅴ（III）族原子键合，形成四面体结构，不同之处在于二者晶胞中原子的堆积顺序。纤锌矿结构属于P63mc空间点群，完美纤锌矿结构的面外点阵常数c与面内点阵常数a的比值应为1.633。但事实上，III族氮化物材料的纤锌矿结构的实际晶格常数比（c/a）都要小于这一数值[5]。这是由于III族氮化物材料的纤锌矿结构中，邻近金属原子和氮原子间存在静电吸引作用，如图1.9中虚线所示。图1.9不同晶体结构的III族氮化物材料中原子的空间排布：（a）纤锌矿结构；（b）闪锌矿结构；（c）岩盐结构。六方纤锌矿结构Ⅲ族氮化物半导体材料的六方纤锌矿结构中，每一个金属原子可以与周围最近的四个N原子构成四面体结构，同样每一个N原子也能与周围最近的四个金属原子构成四面体结构，因此，六方纤锌矿结构具有两个晶格常数，分别为面内晶格常数a和法向晶格常数c。如下图1.10所示，六方纤锌矿结构中，通常将(0001)面称为c面，(1-100)面称为m面，(11-20)面称为a面，(1-102)面称为r面

3C-SiC4H-SiC6H-SiC禁带宽度（eV）2.23.23.0电子迁移率（cm2∙V−1∙s−1）1000947380饱和电子漂移速率（cm/s）2.5×1072×1072×107击穿电场强度（V/cm）3×1063×1064×106熔点（℃）>2000>2000>2000热导率（W∙cm−1∙K−1）4.955图1.10.（a）六方纤锌矿结构晶胞图；（b）六方纤锌矿结构的主要平面示意图1.4碳化硅表1.4不同半导体材料性质对比

SiC是Ⅳ-Ⅳ族化合物半导体材料，分子中的Si原子和C原子的杂化方式为sp3杂化。每个Si原子和C原子均被4个相异原子包围，Si原子和C原子之间通过共价键形成定向强四面体结构，如图1.11（a）所示。SiC晶体就是由这些四面体单元密排堆垛而成，不同堆垛周期及不同的晶格常数c形成了不同的SiC多型体，目前已有200多种不同晶体结构的SiC[6]。SiC晶体在c轴方向具有明显的层状结构，层间距为2.517Å。通常将图1.11（a）中的中心Si原子与其上方C原子结合在一起计为一层。根据晶体结构类型，可将SiC多型体分为α-SiC和β-SiC。α-SiC的原胞为六角密排结构或菱形结构，最常见类型为4H-SiC和6H-SiC，如图1.11（b）和1.11（c）所示[7]。其密排面为(0001)面，晶格常数为a=b=3.076Å，c=n×2.517Å，n为每个堆垛周期内Si-C层数。β-SiC是唯一一种具有立方结构的SiC晶体，原胞为面心立方结构，也称之为3C-SiC，如图1.11（d）所示[7]。其密排面为(111)面，密排方向为[110]方向，晶格常数为4.36Å[8]。表1.4显示了Si、砷化镓（GaAs）和SiC之间的性质对比[6,9]。由于目前3C-SiC单晶的制备技术相对不够成熟，而4H-SiC相对于6H-SiC具有更高的电子迁移率和略高的禁带宽度，一般采用4H-SiC材料制作SiC高温压力传感器图1.11（a）SiC四面体结构示意图；（b）4H-SiC、（c）6H-SiC和（d）3C-SiC的Si-C原子层堆垛周期示意图[7]1.5晶体缺陷前面，讨论的是理想状态下的晶体，而在实际的半导体产品中，晶体的晶格并不是完美的，其存在缺陷或者杂质，这些缺陷将会改变半导体材料的电学特性，有时候，材料的一些电学参数取决于这些缺陷或杂质1.5.1点缺陷所有的晶体都有的一类缺陷是原子的热振动。理想的单晶包含的原子位于晶格的特定位置，这些原子通过一定的距离与其它原子彼此分开，以此来推断和计算晶格常数，然而晶体中的原子有一定的热能，它是温度的函数，这个热能会引起原子在晶格的平衡点处随机振动，随机振动又会引起原子之间距离的随机波动，这将会破坏原子的完美排列。在一定温度下，晶格原子不仅会在平衡位置附近作振动，而且有一部分原子会获得足够的能量克服周围原子对它的束缚，挤入晶格原子间的间隙，形成间隙原子，原来的位置将会形成空位。这种情况下原子核空位是成对出现的，称为弗伦克尔（Frenkel）缺陷。弗伦克尔缺陷产生的间隙原子（又称自填隙原子）和空位并不总是停留在它们产生的位置，这两种缺陷均可以在晶体中运动，尤其是在高温条件下。自填隙原子和空位是本征缺陷，材料的温度在绝对零度以上就会产生。自填隙原子和空位一方面不断地产生着，同时又不断地复合，在一定温度下，最终会达到一平衡浓度值。若只在晶体内形成空位而不产生间隙原子时，则称其为肖特基缺陷。在肖特基缺陷中，晶格内存在阳离子和阴离子的组合空位。由于阳离子和阴离子同时丢失，晶体的整体电中性保持不变。图1.12分别展示了肖特基缺陷和弗伦克尔缺陷的两种情况。图1.12晶体中的点缺陷：（a）肖特基缺陷；（b）弗伦克尔缺陷。1.5.2线缺陷晶体材料的线缺陷中最常见的就是位错，位错会对半导体材料和器件的性能产生严重的影响。位错主要包括刃位错（edgedislocation）和螺位错（screwdislocation），以及两者混合的混合位错。如下图1.13（a），刃位错可以看成是在晶体中额外插入了一列原子或者一个原子面；如下图1.13（b），螺位错可以看作是原来一簇平行晶面变成单个晶面所组成的螺旋阶梯位错是点缺陷的延伸，是点缺陷结团在一起形成的。晶体中每个点缺陷都与表面能相联系，缺陷的表面积越大，存储在缺陷中的能量就越大。在热力学平衡状态，一个体系的能量将趋向于最小化，相同原子个数的点缺陷的表面积比线缺陷的表面积大，点缺陷的能量也就越高。所以，在晶体中，随机运动的点缺陷将倾向于积聚在一起，形成线缺陷或其它更高维数的缺陷，以释放多余的能量，这个过程称为结团。晶体中的位错不是固定不动的，如下图1.14所示，刃位错可以以滑移和攀移两种形式运动。对一般晶体来说，沿某些晶面容易发生滑移，这样的晶面称为滑移面。构成滑移面的条件是该面上的原子面密度大，而晶面之间的原子价键密度小，间距大。以硅晶体为例，硅的{111}晶面中，两层双层密排面之间由于价键密度最小，结合最弱，因此，滑移常常沿{111}晶面发生，线位错也就多在{111}晶面之间图1.13晶体材料中的位错示意图：（a）刃位错；（b）螺位错。图1.14刃位错的两种运动形式1.5.3面缺陷晶体结构中的层错在晶体结构中，面缺陷主要是层错。层错与晶体结构有关，经常发生在晶体生长过程中，如在一个平面上晶体沿着两个不同得方向上生长产生孪生平面或者由于堆积排列次序发生错乱形成堆垛层错。层错是一种区域性的缺陷，在层错以外或以内的原子都是规则排列的，只是在两部分交界面处的原子排列才发生错乱，所以其为一种面缺陷晶体体缺陷形成为改变晶体材料的电学特性，常在晶体中掺入杂质（如在GaN中掺入Si形成n型GaN，掺入Mg形成p型GaN），形成固溶体。当掺入的数量超过晶体可接受的浓度时，杂质将在晶体中沉积，形成体缺陷。晶体中的空隙也是一种体缺陷，此外，当晶体中的点缺陷、线缺陷的浓度较高时，也会因结团而产生体缺陷习题

理想晶体与实际晶体的差别主要是什么说明Ⅲ族氮化物材料不同晶体结构各自的特点指出纤锌矿GaN材料（1011）和（0002）晶面之间的关系计算当硅晶体的空位激活能为2.7eV，室温时，点缺陷中空位的密度能带和PN结02能带制造半导体器件所用的材料大多为单晶体。单晶体是由靠的很紧密的原子周期性排列而形成的，相邻原子间距只有零点几纳米的数量级。而由多原子按一定排列规律组成晶体时，原子中电子的运动状态除了受自身原子核和电子所形成的势场影响外，也会受到其他原子势场影响。而在涉及大量粒子时，需要重点关注的是这些粒子作为一个整体的统计学状态，而不是其中某一个粒子的状态。举例来说，处于容器中的气体会对容器壁产生一定的压力。这种压力实际上是由各个气体分子撞击容器壁产生的，但这些微小的粒子并不会被注意到。同理，晶体的电学特是有性也是由大量电子的统计学状态决定的。要确定粒子的统计特征，就要了解粒子应该遵循的规律。通常有三种分布法则用来确定粒子在有效能态中的分布。第一种分布定律是麦克斯韦-玻尔兹曼分布函数。这种分布认为粒子是可以被一一区别开的，而且对每个能态所能容纳的粒子数没有限制。容器中的气体处于相对低压时的状态可看成这种分布。第二种分布定律是玻色-爱因斯坦分布函数。这种分布中的粒子是不可区分的，但每个能态所能容纳的粒子数仍然没有限制。光子的状态或黑体辐射就是这种分布的例子。第三种分布定律是费米-狄拉克分布函数。这种分布中的粒子也是不可分辨的，而且每个量子态只允许一个粒子。晶体中的电子符合这种分布。在这三种情况中，都假设粒子之间不存在相互影响。

2.1.1费米-狄拉克分布函数

图2.1具有gi个量子态的第i个能级2.1.2分布函数与费米能级

为了便于理解分布函数和费米能级的意义，下面绘出了分布函数和能量的关系图。开始时T=0K，考虑E<EF时的情况。上式中的指数项变成exp[(E-EF)/kT]→exp(−∞)=0，从而导致fF(E<EF)=1；而让T=0K，E>EF时，式中的指数项变成exp[(E-EF)/kT]→exp(+∞)=0→+∞，从而导致费米-狄拉克分布函数fF(E>EF)=0。2.1.3能带的形成单个原子中电子的状态由其与原子核和其他电子的作用来确定。单个原子构成一个孤立的系统，这个孤立的系统包括原子核和其他所有的电子。固体是由多个原子按照一定结构组合而成的，固体中电子的状态会受到所有原子的原子核和电子的作用，它们共同构成一个系统，电子是这个系统中的电子，而不再是那个原子的电子，这个过程就是所谓的电子共有化[3]。原子形成固体的过程中，电子的运动由孤立原子中的运动变成固体中的共有化运动，对共有化可从如下角度解释：（1）从每一个电子的个体角度来看，由于与其他原子的作用，电子的状态会发生改变，即处在独立原子中与处在固体中，电子的状态是不一样的。（2）从单个电子与固体的关系来看，电子属于固体，而不再完全属于某个原子。但这并不意味着电子可以在固体中进行自由运动，

其运动仍然由系统整体决定。从系统角度来看，组成固体的所有原子形成一个系统，固体中的所有电子处在这个系统中。

尽管共有化运动会改变电子的运动状态，但其并不会改变量子态数目，即固体系统的量子态数目等于单个原子的量子态数目乘以原子数目。那么晶体中电子做公有化运动时的能量是怎样的呢？先以两个原子为例来进行说明。2.1.3能带的形成

当两个原子相距很远时，两个原子可以看成是孤立的状态，此时原子的能级如图2.2（a）所示，每个能级都有两个态与之相应，是二度简并的。当两个原子相互靠近时，每个原子中的电子除受到本身原子的势场作用外，还要受到另一个原子势场的作用，其结果是每一个二度简并的能级都分裂为两个彼此相距很近的能级；两个原子靠的越近，分裂的越厉害。图2.2（b）展示了8个原子相互靠近时能级分裂的情况。不难发现，每个能级都分裂为8个相距很近的能级。

现在考虑由N个原子组成的晶体，晶体每立方厘米体积内约有1022~1023个原子，所以N是个很大的值。假设N个原子相距很远，则每个原子的能级都和孤立原子的一样，它们都是N度简并的。当N个原子相互靠近结合成晶体后，每个电子都要受到周围原子势场的作用，其结果是每一个N度简并的能级都分裂成N个彼此相距很近的能级，这N个能级组成一个能带。分裂的每一个能带都称为允带，而相邻两允许带间的空隙代表晶体所不能占有的能量状态，称为禁带。而对于任意一能带结构，被电子填充的能量最高的能带被称为价带，未被电子填充的能量最低能带被称为导带，导带底与价带顶之间的能量差被称为带隙。图2.2（a）孤立原子能级；（b）能级分裂示意图

2.1.4导体、半导体、绝缘体的能带固体按照其导电性能分为导体、半导体和绝缘体。导体、半导体和绝缘体的导电性能差异取决于其材料与结构，因此，它们具有不同的能带结构。固体能够导电，是固体中电子在外电场作用下做定向运动的结果。由于电场力对电子的加速作用，使电子的运动速度和能量都发生了变化。从能带理论来看，电子能量的变化就是电子从一个能带跃迁到另一个能级上去。对于满带，其中的能级已经为电子所占满，在外电场的作用下，满带中的电子并不能形成电流，对导电没有贡献，通常原子中的内层电子都是占据满带中的能级，因而对导电也没有贡献。对于被电子部分占满的能带，在外电场的作用下，电子可从外电场中吸收能量跃迁到未被电子占据的能级去，形成了电流，起导电作用，常称这种能带为导带

如图2.3（a）所示，绝缘体的能带结构中，电子完全占满价带中的能级，而导带中的能级则是空的，且其通常具有较高的带隙（>5eV）。

如图2.3（b）所示，半导体的能带结构中，其导带全空，而价带全满，但其禁带宽度通常较窄（<5eV）。

如图2.3（c）所示，导体的能带结构中，其导带不是部分填满就是与价带重叠，根本没有带隙的存在。图2.3能级分裂示意图图2.4是在一定温度下半导体的能带图(本征激发情况)，图中“∙”表示价带内的电子，与它们在热力学温度T=0K时填满价带中所有能级。EV称为价带顶，它是价带电子的最高能量。在一定温度下，共价键上的电子，依靠热激发，有可能获得能量脱离共价键，在晶体中自由运动，成为准自由电子。获得能量而脱离共价键的电子，就是能带图中导带上的电子；脱离共价键所需的最低能量就是禁带宽度Eg；Ec称为导带底，它是导带电子的最低能量。价带上的电子激发成为准自由电子，即价带电子激发成为导带电子的过程，称为本征激发。图2.4一定温度下半导体的能带2.2半导体PN结

在半导体中掺入施主杂质，就得到N型半导体；在半导体中掺入受主杂质，就得到P型半导体。当把这两种不同类型的半导体结合起来，在两者的交界面处就形成了所谓的PN结。实际中多采用控制掺杂工艺，使得半导体的一部分掺入受主杂质形成P区，另一部分掺入施主杂质成为N区。PN结一方面是构成复杂半导体器件的基本组成部分，另一方面也是最简单的半导体器件，几乎所有的半导体器件都至少包含一个PN结2.2.1平衡PN结如图2.5为典型的PN结示意图。在N型半导体中，电子多空穴少；在P型半导体中，空穴多而电子少。但是在N型半导体中电离施主与少量空穴的的正电荷严格平衡电子电荷，而在P型半导体中电离受主与少量电子的负电荷严格平衡空穴电荷。当两者结合在一起形成PN结时，由于它们之间存在载流子浓度梯度，会使得P区空穴朝N区扩散，N区电子朝P区移动。与此同时不能移动的电离受主留在了P区，由于没有正电荷与之保持电中性，因此在PN结附近靠近P区的一侧会出现一个负电荷区，同理在PN结附近靠近N区的一侧会出现一个正电荷区，这些在PN结附近因电离施主和电离受主而形成的区域被称之为空间电荷区。由于扩散运动，在空间电荷区，N区中的电子和P区中的空穴几乎都扩散离开了这个区域，从这个角度出发，这个区域的载流子都耗尽了，因此也可以把这个区域命名为耗尽区。空间电荷区会产生一个从N区指向P区的内建自电场并阻止电子和空穴之间的扩散，最终载流子的移动将达到动态平衡图2.5PN结示意图。平衡独立时P区和N区的费米能级如图2.6（a）、（b）所示。当PN结达到热平衡状态时，由于热平衡状态时的半导体要保持统一的费米能级，即费米能级处处相等，其能带图与P型半导体和N型半导体独立时的能带图相比要发生变化。为了使热平衡PN结的费米能级达到统一，假设P区的能带不动，则N区的能带要相对P区下移；或者假设N区的能带不动时，P区的能带相对于N区上移。这样做的目的并不仅仅是使得费米能级达到统一，也是内建电场的存在导致的。由于内建电场的方向是由N区指向P区，因此N区的电势要高，P区的电势则相对较低。但因为电子带负电荷，P区的电势能比N区的电势能要高，而能带图则是按照电子的能量高低表示的图示，因此P区的能带和N区相比上移，即表示出P区的电势能比N区高，同时也实现了费米能级的统一。由于P区能带相对于N区发生了上移，因此空间电荷区的能带发生了弯曲。因为能带弯曲，N区的电子在扩散时，遇到一个壁垒，使得电子必须克服这个势垒才能运动到P区；同理，P区的空穴也在扩散时，遇到一个势垒，使得空穴必须克服这个势垒才能运动到N区。因此，空间电荷区也可以称为势垒区。这个势垒称为内建电势差。正是由于这个电势差的的存在，维持了N区电子和P区电子及N区空穴和P区空穴之间的平衡。平衡后的PN结的能带图如图2.7所示。图2.7平衡PN的能带图。图2.6构成PN结前独立的P区型和独立的N区型的能带图2.2.2正偏PN结当PN结中P区接电源的正极，N区接电源的负极时，如图2.8所示，此时外加电压产生的电场方向与内建电场方向相反，称此时的PN结为正向偏置下的PN结。因势垒区内载流子浓度很小，点阻很大，势垒区外的P区和N区中载流子浓度很大，电阻很小，所以外加正向偏压基本上降落在势垒区。正向偏压在势垒区中产生了与内建电场方向相反的电场，因此减弱了势垒区中的电场强度，这就表明了空间电荷相应的减少。故势垒区的宽度也减少，同时势垒高度从qVD下降为q(VD—V)，如图2.8所示

图2.9表示了PN结中电流分布情况，在正向偏压下，N区中的电子向边界NN’漂移，越过势垒区经边界PP’处进入P区，构成进入P区的电子扩散流。进入P区后，继续向内部扩散，形成电子扩散流。在扩散过程中，电子与从P区内部向边界PP’漂移过来的空穴不断复合，电子电流就不断地转换为空穴电流，可作类似分析。可见在平行于PP’的任何截面处通过的电子电流和空穴电流并不想等，但是根据电流连续性原理，通过PN结中任一截面的总电流是相等的，只是对于不同的截面，电子电流和空穴电流的比例有所不同而已。在假定通过势垒区的电子电流和空穴电流均保持不变的情况下，通过PN结的总电流，就是通过边界PP’的电子扩散电流与通过边界NN’的空穴扩散电流之和。此外，在正向偏压下，PN结的N区和P区都有非平衡少数载流子的注入。在非平衡少数载流子存在的区域内，必须用电子的准费米能级EFN和空穴的准费米能级EFP取代原来平衡时的统一费米能级EF。又由于有净电流流过PN结，因此费米能级将随位置的不同而变化。在空穴扩散区内，电子浓度高，故电子的准费米能级EFN的变化很小，可看作不变；但空穴浓度很小，故空穴的准费米能级EFP的变化很大。从P区注入N区的空穴，在边界NN’处浓度很大，随着远离NN’，因为和电子复合，空穴浓度逐渐减小，故EFP为一斜线；到离NN’比LP大很多的地方，非平衡空穴已衰减为零，这时EFP和EFN相等。因为扩散区比势垒区大，准费米能级的变化主要发生在扩散区，在势垒区中的变化则略而不计，所以在势垒区内，准费米能级保持不变。在电子扩散区内，可作类似分析，综上所述可见，EFP从P型中性区到边界NN’处为一水平线，在空穴扩散区EFP斜线上升，到注入空穴为零处EFP与EFN相等，而EFN在N型中性区到边界PP’处为一水平线，在电子扩散区EFN斜线下降，到注入电子为零处EFN与EFP相等，如图2.9所示。因为在正向偏压下，势垒降低为q(VD−V)，由图2.10可见，从N区一直延伸到P区PP’处的电子准费米能级EFN与从P区一直延伸到N区边界NN’处的空穴准费米能级EFP之差，正好等于qV，即EFN−EFP=qV。图2.8正向偏压时PN结势垒的变化图2.9正向偏压时PN结中电流的分布2.2.3反偏PN结当PN结的P区接电源的负极，N区接电源的正极时，如图2.11所示，就是处于反向偏压下的PN结。此时，外加电压产生的电场方向与PN结内建电场方向相同，空间电荷区电场变强，由于空间电荷区的电荷密度是由半导体的掺杂浓度决定的，所以要增加空间电荷区的电荷总量必须将空间电荷区变宽，如图1.20所示。同时势垒高度增加，空间电荷区的能带弯曲量增加，破坏了PN结在热平衡时扩散电流和漂移电流之间的平衡关系。此时载流子的漂移运动大于扩散运动，存在净漂移流在电场的作用下，电子从P区向N区运动，空穴从N区向P区运动。使得在空间电荷区边缘x=xN附近的空穴浓度和x=—xP附近的电子浓度减小，并几乎降低为零。这种作用称为PN结的反向抽取少子作用。当空间电荷区中的少子被电场抽取之后，由于存在浓度梯度，中性P区和N区的少子在浓度梯度的作用下补充到空间电荷区。这种少子扩散运动产生的电流，即x=xN附近的空穴扩散电流和x=—xP附近的电子扩散电流之和，构成了PN结的反向电流。由于少子的浓度较低，当反向偏压较大时，x=xN附近的空穴和x=—xP附近的电子浓度近似等于零，在扩散长度基本不变，且反向偏压的前提下，少子的浓度梯度不再随外加反向偏压的增加而变化，因此，PN结的反偏电流较小且不随外加反向偏压的变化而改变。PN结的反向电流产生示意图如图2.12所示图2.12PN结的反向电流产生示意图图2.11反向偏压时PN结势垒的变化

图2.13为PN结加反向偏压时，准费米能级的变化示意图，准费米能级在势垒区、N区(x>xN)和P区(x<—xP)的变化与正偏时类似。势垒区内的准费米能级略去不计；在N区电子准费米能级的变化很小，可看做不变；在N区空穴准费米能级的变化近似为一斜线；在P区的变化与N区类似。在正向偏压下电子准费米能级高于空穴准费米能级，而在反向偏压下空穴准费米能级高于电子准费米能级图2.13反向偏压下PN结的准费米能级2.2.4PN结隧道效应当构成PN结的两种半导体的掺杂浓度都非常大，以至于可以认为N型和P型半导体都是简并半导体时，构成的这种PN结称为隧道二极管。隧道二极管由于其高掺杂导致它的Ⅰ-V曲线和普通二极管的不同，下面简单地讨论一下隧道二极管的I-V曲线的变化规律。先了解一下，隧道二极管平衡状态时的能带图，由于N型半导体的费米能级进人

导带，P型半导体的费米能级进入价带，为了达到平衡时统一的费米能级，隧道二极管的能带弯曲量和普通二极管相比更大，如图2.14所示。

图2.14隧道二极管在热平衡时的能带图严格地讲，能带弯曲的函数并不是直线，但一方面由于两边的掺杂浓度很大，故空间电荷区的宽度较窄，另一方面由于在空间电荷区中的能带弯曲量很大，故可以近似将能带弯曲的曲线近似为直线。下面在热平衡状态的基础上讨论给隧道二极管加电压时产生电流的变化规律。为了方便理解起见，参考在不同偏压下隧道二极管的能带变化得出它的电流变化。当隧道二极管外加较小的正向偏压时，N区导带能级提升，导致N区导带中被电子占据的量子态和P区空的量子态相对应，发生隧道效应，电子发生如图2.15（a）所示的转移，产生电流。随着外加正向偏压的进一步增加，N区的能带进一步提升，N区导带中被电子占据的量子态和P区的空量子态之间的重合最多，如图2.15（b）所示，此时产生的电流增加。在图2.15（c）中，随着外加正向偏压的进一步增加，N区的能带进一步提升，N区导带中被电子占据的量子态和P区的空量子状态之间的重合减小，电流和图2.15（b）情况相比减小。在图2.15（d）中，随着外加电压的进一步增加，N区有电子的量子态和P区空量子态之间的重合消失，不会产生隧道电流，只会发生Ｎ区导带的电子向P区导带扩散的电流[6]。当对隧道二极管加反向偏压时，其能带图的变化如图2.16所示，从图中可以看出，此时P区价带内有电子的量子态和Ｎ区导带内空的量子态之间有重合，通过隧道效应，电子发生转移，产生隧穿电流。而且在反向偏压下，随着反向偏压的增加，二者的重合不断增加，隧道电流也单调地随着反向偏压的增加而增加。结合上面讨论的隧道二极管在外加偏压下的行为，画出隧道二极管的电流-电压特性，如图2.17所示。从图2.17中可以看出，图2.15（a）、（b）所示隧道电流增加至最大值，图2.15（c）、（d）所示隧道电流减小至最小值，当电压继续增加时，电流成分变为扩散电流。在图2.17中出现一段随着电压的增加而电流减小的区域，对应这个区域的电阻是负的，实际中可以利用隧道二极管的这个区域制作振荡器。图2.17隧道二极管的电流-电压特性曲线图2.16反向偏压下隧道二极管的能带图图2.15隧道二极管加正偏压时随着正偏电压增大能带能带图变化习题

什么是能带

能带的主要类型有哪些

能带的结构特点是什么

PN结的形成原理与主要特性是什么

请结合PN结的分类谈一谈PN结的应用范围

在电子器件设计与制造中，如何利用PN结的隧道效应来提高器件的性能第二篇微纳制造工艺03掺杂3.1扩散杂质在半导体中的扩散是由杂质浓度梯度或温度梯度引起的一种使杂质浓度趋于均匀的杂质定向运动。扩散的发生需要两个必要的条件：第一，一种材料的浓度必须高于另外一种材料的浓度；第二，系统内部必须有足够的能量使浓度高的材料进入或通过另一种材料。自然中的气相扩散就是一个常见的例子。扩散工艺的目的主要有三个：一是在晶圆表面产生具体掺杂原子的数量（浓度）；二是在晶圆表面下的特定位置形成PN结；三是在晶圆表面层形成特定的掺杂原子（浓度）分布。3.1.1扩散基本原理杂质在半导体中的扩散可以看成是杂质原子在晶格中以空位或间隙原子形式进行的移动[1]。下图3.1给出了晶体中两种基本的扩散模型。晶格原子在格点平衡位置附近振动，在高温下，晶体原子有一定的几率获得足够的能量脱离晶格格点而成为间隙原子，因而产生一个空位，这样邻近的杂质原子就可以移位到该空位上，这种扩散机制称为替代式扩散（空位扩散）。如果杂质原子从晶体中的一个间隙运动到另一个间隙而不占据晶格格点的位置，这种扩散机制称为填隙式扩散，这种扩散一般为杂质原子相较于晶体原子较小的情况下。图3.1晶体材料中的杂质原子扩散机制：（a）替位式扩散；（b）填隙式扩散

3.1.2扩散分布恒定源扩散杂质原子的扩散分布与初始条件以及边界条件均有关系，可将扩散分为恒定源扩撒和有限源扩散两种扩散方式

3.1.3扩散结深的测量

图3.2扩散掺杂结深测量图3.3四探针法测量半导体薄膜电阻。3.1.4扩散工艺步骤杂质扩散一般是把半导体晶圆放入精确控制的高温石英炉中，并通入含有带掺入杂质的混合气体，由于半导体内外的杂质浓度差，杂质扩散进入半导体内。硅晶圆的杂质扩散工艺温度一般在800℃到1200℃之间，砷化镓则为600℃到1000℃，同时扩散进入半导体的杂质原子数目与混合气体中杂质的分压有关。在半导体晶圆中应用固态热扩散工艺形成PN结需要两步。第一步称为淀积，第二步称为推进氧化。这两个步骤都是在卧式或立式炉管中进行的

（1）淀积扩散工艺的第一步称为淀积，也称为预淀积。这一步在炉管中进行，晶圆位于炉管的恒温区中。掺杂源位于杂质源箱中，它们的蒸气以所需的浓度被送到炉管中，如图3.4所示[5]。在炉管中，杂质原子扩散到裸露的晶圆中。在晶圆内部，掺杂原子以两种不同的机制运动：空位模式和间隙运动。空位模式中掺杂原子通过占据晶格空位来运动。第二种模式则依赖于杂志的间隙运动。在这种模式中，掺杂原子在晶格间运动，即间隙位置。图3.4淀积

淀积工艺受几个因素控制或约束。其一，是特定杂质的扩散率。扩散率计量的是杂质在特定晶圆材料中的运动速率，扩散率跟温度有关，扩散率随温度的上升而变大。扩散率越高，杂质在晶圆中的穿越越快。另外一个因素是杂质在晶圆材料中的最大固溶度。最大固溶度是特定杂质在晶圆中所能达到的最高浓度，最大固溶度跟温度有关，最大固溶度随温度的升高而升高。相似的例子是咖啡中糖的最大溶解度。咖啡只能溶解一定量的糖，而后便会在杯底凝结为固态糖。最大固溶度随温度的升高而升高。在半导体淀积步骤中，将杂质浓度故意设置为比晶圆材料中的最大固溶度更高。这种情形下，可以确保晶圆可接受最大掺杂量。进入晶圆表面的杂质数量仅仅与温度有关，淀积在所谓的固溶度允许条件下进行。淀积分为四个步骤，分别是预清洗与刻蚀、炉管淀积、去釉和评估。预清洗与刻蚀：淀积前的晶圆要先经过预清洗工艺去除微粒与沾污。所用化学品及工艺与氧化前的清洗相同。预清洗后，晶圆由HF或HF与水的溶液进行化学刻蚀，以去除晶圆暴露表面上可能长出的氧化物。晶圆暴露在空气中或化学预清洗都可能形成晶圆表面的氧化物。氧化物的去除对于杂质能否阻止进入晶圆表面是必需的。刻蚀时间与浓度必须很好地平衡，以避免掩膜氧化层被去除或变得过薄。炉管淀积：淀积工艺像氧化工艺一样，最少需要三个循环。第一个循环是上料循环，此过程在氮气环境中进行。第二个循环是淀积掺杂循环。第三个循环是下料循环，此过程也是在氮气环境中进行的。如图3.1.5所示，晶圆在舟上垂直放置或与炉管的轴向平行。垂直放置可以达到最大的放置密度，但由于晶圆阻碍气体流动，可能导致均匀度问题。对于均一掺杂，气体在各晶圆间必须混合均匀。平行的放置方式由于气体能无阻碍地在晶圆间流动，从而提供均匀性上的优势，缺点是装片密度低。在两种放置方式中，都用假片放置在舟的前后端，以保证中间器件晶圆的均匀掺杂。图3.5石英舟的装片模式：（a）平行模式；（b）垂直模式去釉：在淀积循环中，暴露的晶圆表面会形成薄层氧化物。这一氧化物薄层被掺杂，在后续的推进工序中会起到杂质源的作用。同时，淀积产生的氧化物可能无法刻蚀掉，在后续的掩膜工艺中导致刻蚀不完全。此氧化物薄膜通过在稀释的HF溶剂中浸泡、水冲和干燥步骤去除。评估：测试陪片同器件晶圆一起被加到舟上，进入到淀积炉管中。淀积陪片上没有图形，同时具有与掺杂物相反的导电类型。它们被放在淀积舟的不同位置上，对整批晶圆的淀积分布进行采样。去釉后，对陪片进行评估。主要的在线测试应用四探针测试仪或采用无接触的测试设备进行方块电阻测试。淀积后的结深非常浅，通常不在此时对其进行测试。

（2）推进氧化

扩散工艺的第二个主要步骤就是推进氧化。这一步的目的主要有两个：在晶圆的杂质再分布和在暴露的硅表面再生长新的氧化层。（1）杂质在晶圆中向更深处的再分布。在淀积过程中，高浓度但很浅的杂质薄层扩散进晶圆表面。推进过程没有杂质源。就像喷雾瓶按下喷嘴后喷出的物质会不断地扩散到整个房间一样，仅是热推动杂质原子向晶圆的更深度和更广度扩散。在此步中，淀积所引人的原子数量Q恒定不变。表面的浓度降低，原子形成新的形状分布。推进步骤后的分布在数学上用高斯分布来描述结深的增加，如图3.6所示。通常，推进氧化工艺的温度高于淀积步骤。（2）推进氧化的第二个目的就是暴露的硅表面的氧化。炉管中的氛围是氧气或水蒸气，杂质向晶圆推进的同时进行氧化。

推进氧化的设置、工艺步骤和设备与氧化相同。推进完成后，晶圆会再次被评估。测试陪片（来自淀积步骤）会再次被探针测试表面浓度，器件晶圆会被检测洁净度。测试陪片用于测量结深并有可能用于测量可移动离子的污染。图3.6推进氧化：（a）晶圆的截面图；（b）晶圆内部的杂质浓度3.2离子注入

早在20世纪70年代，离子注入就开始应用于许多掺杂的工序中了。在这个工艺中，掺杂离子通过离子束注入到半导体中，该是一个物理过程，不发生化学反应。离子注入能够实现对掺杂的浓度和深度的控制，在现代集成电路制造过程中有着广泛的应用[6]。下图3.7是离子注入工艺与扩散工艺在半导体中杂质掺入过程的比较。相对于扩散工艺，离子注入的主要好处在于可以更加精确地控制杂质的掺入量，同时具有重复性好、加工温度低（相较于扩散工艺来说）等。离子注入能在很大范围内精确控制注入杂质的浓度从1010到1018ions/cm2（每平方厘米的离子数量），误差在±2%之间。离子注入的缺点主要是高能杂质离子轰击半导体材料将对晶体结构产生损伤。当高能离子进入晶体并于半导体晶格原子碰撞时，能量发生转移，一些晶格上的原子被取代。这个反应被称为辐射损伤。本节也会针对离子注入产生的晶格损伤以及晶格损伤的修复进行说明图3.7扩散工艺和离子注入工艺对半导体材料进行掺杂3.2.1离子注入系统离子注入工艺在离子注入机内进行，而一台离子注入机是多个极为复杂精密的子系统组成。离子注入系统主要由：离子源、加速器、质量分析器、聚焦透镜、束流扫描装置和靶室等组成，离子注入系统示意图如上图3.8所示。下面介绍离子注入的主要子系统。（1）离子注入源离子源决定注入离子的种类和束流强度，在硅工艺中，常用的气体离子源一般为砷烷（AsH3）、磷烷（PH3）以及三氟化硼（BF3）；在GaAs工艺中常用的是甲硅烷（SiH4）和氢气（H2）。气瓶通过质量流量计连接到离子源，加上约40kV左右的电场，将待注入的元素气态粒子电离成离子，其电离过程为通过直流放点或者高频放电产生的电子轰击粒子，当外来电子的能量高于原子的电离电位时，通过碰撞使得元素发生电离。（2）质谱分析选择是在质谱分析仪中完成的。这个子系统最初是在曼哈顿项目中为原子弹首先开发的。如图3.9所示，以BF3的离子源为例，分析仪产生磁场，然后不同种类的离子以15~40keV的能量离开离化子系统。换言之，它们以相对很快的速度运动。在磁场中，每一种带正电的离子都会被以特定的半径沿弧形扭转。偏转弧形的半径由该种离子的质量、速度和磁场强度来决定[8]。分析仪的末端是一个只能让一种离子通过的狭缝。磁场强度被调整为与硼离子能通过狭缝的要求所匹配的值。这样，只有硼离子通过分析子系统。在有些系统中，离子被加速后还会进行分析。如果注入所需种类为分子，并且在加速过程中可能分裂，则加速后必须进行分析以确保束流没有污染。图3.8中等电流离子注入系统的示意图图3.9分析磁铁

图3.10离子束流在中性束流中偏移

（7）靶室

实际的离子注入发生在终端的靶室内。它包括扫描系统与装卸片机械装置。对靶室有几条很严格的要求，晶圆必须装载到靶室内和抽真空，晶圆必须逐一放到固定器上，注入结束后，晶圆被取下装入片架盒，从靶室取出。

如图3.11所示，现在使用的注入晶圆表面的束流方式有批量式和单片式两种设计。批量式效率更高，但是对其维护和对准要求更高。对于批量式，晶圆被放置在一个圆盘上，它可以面对束流转动，使其被扫描。多种运动增加了剂量的均匀性。要加工完一组晶圆，由于增加了装片、抽真空、注入和卸片的时间，单片式设计则要求更多的时间。

对于终端抽真空，优选是低温泵。在工艺过程中产生的沾污有来自晶圆除气室的氮气和来自光刻胶掩蔽层的氢气。低温泵是捕获型和保持氢气冻结在泵中的潜在危险。机械运动可能比离子注入本身的时间更长。改进包括装卸片锁，使得装载晶圆时不需要破坏掉靶室的真空。一个大的挑战是在如此多的机械运动下保证靶室内的低微粒数。靶室内防静电器件的安装是关键。静电机械手是一种选择。

芯片破碎时的碎片和粉尘会造成污染，需要非常耗时的清洁工作。晶圆表面的污染造成阴影效应，阻碍粒子束流入射。系统必须保持生产速度，系统必须可以快速实现真空以开始注入，同时快速恢复到常压以卸片。靶室可能装有探测器(法拉第杯)以计数影响到晶圆表面的离子数目。这套监测系统使工艺自动化，允许离子束接触晶圆，达到正确的剂量。

高束流注入可能造成晶圆升温，这些机器设备通常在晶圆固定装置上有冷却机构。这些机器设备能还装有泛流电子枪，泛流电子枪被设计为使电荷积累最小化，电荷积累会导致吸附沾染物。

图3.11机械扫描（8）离子注入掩膜

离子注入的一个重要优点是多种类型的掩膜都可以有效地阻止离子束流。对于扩散工艺，唯一有效的掩膜是二氧化硅。半导体工艺所使用的大多数薄膜都可以被用来阻止束流，包括光刻胶、二氧化硅、氮化硅、铝以及其他金属薄膜。使用光刻胶薄膜而不是刻蚀开的氧化层作为掩膜提供了与剥离工艺相同的尺寸控制优势，取消了刻蚀步骤以及它所引入的变化。使用光刻胶还会使生产效率更高。作为二氧化硅的替代物，将晶圆要经过的加热步骤减到最少，从而提高了整体良品率。3.2.2离子注入参数

图3.12注入离子的射程R及投影射程RP

图3.13注入离子和半导体材料的原子核弹性碰撞模型图3.14沿<111>轴的硅晶格视图。

（3）注入损伤当高能离子注入半导体材料内，经过一系列与原子核和电子的碰撞和能量损失，最后驻留在半导体内。离子与电子的碰撞可将电子激发到能搞的能级或产生电子空穴对。然而，离子与原子核的碰撞将会导致原子离开原来的晶格位置，从而造成注入损伤。被撞移位的原子可能获得注入离子的大部分能量，导致邻近的原子进一步移位并造成连锁反应，从而形成一个沿着离子路径的树状无序区。下图3.16分别展示了轻离子和重离子分别注入半导体内造成的不同损伤。轻离子原子一般是擦过半导体内原子，转移给晶格原子的能量很少，沿大散射角度偏转。重离子一般直接与半导体内原子进行碰撞，转移大量能量给晶格原子，并沿相对较小的散射角度偏转，同时，每个移位原子也会产生大量的位移。（4）退火离子注入会损伤晶体，如果注入的计量很大，可能会导致注入层变成非晶层。另外，被注入的离子基本不占据晶体的晶格格点，而是停留在晶格间隙的位置，这些间隙杂质离子只有经过高温退火过程才能被激活。退火能够加热被注入的半导体材料，修复晶格缺陷，同时能够使杂质原子移动到晶格点将其激活。例如对于修复注入损伤的硅晶圆，修复晶格缺陷大约需要500℃，激活杂质原子大约需要950℃。退火常用的两种方式有：高温炉退火是一种传统的退火方式，用高温炉把硅片加热至800到1000℃并保持30分钟。在此温度下，硅原子重新移回晶格位置，杂质原子也能替代硅原子位置进入晶格。但是，在这样的温度和时间下进行热处理，会导致杂质的扩散，这是现代IC制造不希望看到的。快速热退火是用极快的升温和在目标温度（一般是1000℃）短暂的持续时间对硅片等进行处理的退火方式。退火通常在通入Ar或N2的快速热处理机中进行。快速的升温过程和短暂的持续时间能够在晶格缺陷的修复、激活杂质和最小化杂质扩散三者之间取得优化。图3.15（a）倾斜硅片的离子注入；（b）牺牲氧化层的离子注入；（c）预非晶化的离子注入。图3.16轻离子和重离子注入半导体内引起的晶体损伤。习题

01扩散掺杂的原理是什么

02扩散掺杂工艺的主要步骤有哪些

03在扩散工艺中，掺杂剂的浓度分布如何受到温度与时间的影响

04离子注入过程中，为什么要选择特定的离子种类和能量

05离子注入过程中，如何处理注入后表面损伤和杂质

06离子注入与扩散掺杂相比，有哪些优缺点外延生长技术044.1晶体外延生长

4.1.1晶格匹配外延和应力层外延

传统的同质外延层生长是在单晶半导体衬底上生长一层单晶半导体层，生长的半导体层与衬底是同一种材料，具有相同的晶格常数。所以，依据以上定义，同质外延是晶格匹配的外延生长工艺。同质外延工艺提供了一种控制掺杂分布的重要方法，使得器件和电路工作得到优化。例如，在n+型硅衬底上外延一层掺杂浓度相对较低的n型硅，这种结构就大大减小了衬底的串联电阻。异质外延是指外延层与衬底是两种不同的半导体，并且外延层必须保持理想化的界面。这意味着通过界面的原子键必须连续。所以，这两种半导体要么有相同的晶格间距，要么通过变形形成同一的晶格间距，这两种情况分别称为晶格匹配外延和应力层外延。上图4.1（a）给出了一种晶格匹配外延的示意图，图中衬底与膜具有相同的晶格常数。一个重要的例子是在GaAs衬底上生长一层AlxGa1−xAs外延层，其中0<x<1，膜AlxGa1−xAs的晶格常数与衬底GaAs晶格常数相差小于0.13%。对于晶格不匹配的情况，如果外延层的晶格常数大，并且是柔性的，它将在生长平面内被挤压，从而与衬底晶格间距保持一致。弹性力迫使它在垂直界面的方向上扩张。这种类型的结构称为应力层外延，如图4.1（b）所示。另一方面，如果外延层的晶格常数小，它将在生长平面内扩张而在垂直界面的方向上被挤压。对于上述的应力层外延，随着应力层厚度的增加，处在因原子键被扭曲而产生的应力下的原子总数也在增加，并且在某点，失配位错形成晶核以减小同质形变能量。这个厚度是指系统的临界厚度，图4.1（c）给出了这种示意结构，可以看到在界面处存在有刃型位错。图4.1三种外延层生长方式4.1.1晶格匹配外延和应力层外延

一种相关的异质外延结构为应力层超晶格(SLS,strained-layersuperlattice)。超晶格是一种人工的一维周期结构，周期厚度约为10nm，由不同材料构成。图4.2给出了一种应力层超晶格。两种具有不同晶格常数（a1>a₂）的半导体生长成为具有同一晶格常数b的结构，其中a₁>b>a2。对相当薄的膜层，晶格不匹配被膜层中均匀应力所调节容纳。在这种情况下，界面处不会发生失配位错，可以获得高质量的结晶材料。这些人工结构材料可以通过MBE生长而成，为半导体的研究提供了一个新的领域，开辟了新的固态器件，特别是高速和光子器件的应用。

图4.2应力层超晶格的形成原理和构成4.1.2外延层中的缺陷外延层中的缺陷会降低器件的性能。例如，缺陷会导致迁移率的下降或增加漏电流。外延层中的缺陷可以归为五类（1）来自衬底的缺陷。这些缺陷可以由衬底传播到外延层。为避免这些缺陷，必须采用没有位错的半导体衬底；（2）来自界面的缺陷。外延层与衬底界面处的氧化沉淀物或任何污染都可能引起晶向失配团或堆垛层错核的形成。这些团和堆垛层错可能与正常的晶核结合，从而生长成倒金字塔状的膜层。为避免这些缺陷，衬底表面必须彻底清洗；（3）沉积物或位错环。它们的形成是由于掺杂杂质或其他杂质的过饱和。含有极高浓度的掺杂杂质（有意掺入）或其他杂质（无意引入的）的外延层很容易产生这些缺陷；（4）低角晶粒间界和孪晶。在生长过程，外延层中的晶向失配区域可能相遇并结合，从而形成这些缺陷；（5）刃型位错。这些缺陷在异质外延层中形成，这种外延层是两种晶格不匹配的半导体材料。如果两者都是刚性晶格，它们将保持它们本身的晶格间距，从而界面处将会有几排不完整的原子键，称之为失配或刃型位错。当膜层厚度超过临界厚度时，则刃型位错也会在应力外延层中形成。4.1.3外延生长模式80年代中后期，随着金属有机气相外延技术（MOCVD）的出现和发展，氮化物半导体的研究迎来了重大突破。1986年，Amano等[1]人首次提出“两步生长法”，利用MOCVD技术首先在蓝宝石衬底上生长低温AlN缓冲层，然后在AlN缓冲层上制备出高质量的GaN薄膜。随后在材料外延方面，研究者们提出低温成核层退火法、岛状生长法、插入层生长法以及横向外延生长法等手段在蓝宝石衬底上获得高质量、低位错密度的GaN外延薄膜。在衬底表面形成晶核的基础上，通过表面再构和表面改性等技术继续生长晶体薄膜，形成完整的外延层。MOCVD的外延生长模式主要包括3种：（1）岛状生长模式（又称Volmer-Weber生长模式）。当衬底与外延层之间晶格失配度较大时，外延材料表面自由能与界面能的总和大于衬底的表面自由能，外延层材料的生长基元会先在衬底表面生长三维小岛。再继续生长为较大的柱状岛后合并成平整度较低的连续薄膜，岛状结构中具有较多的失配位错以释放应力。（2）层-层生长模式（又称Frank-VanderMerwe生长模式）。衬底与外延层之间晶格较为匹配或失配度较小，并且衬底与外延层之间的键合能较高，外延材料表面自由能与界面能的总和小于衬底的表面自由能，外延层材料的生长基元会先在衬底表面二维成核，扩展成完整一层后再继续二维逐层生长。（3）层-岛生长模式（又称Stranski-Krdstanow生长模式）。当衬底与外延层之间晶格失配度达到一定程度，但外延材料表面自由能与界面能的总和仍然小于衬底的表面自由能，并且外延材料的界面能较小，外延层材料的生长基元会先在衬底表面生长成具有一定应变的二维浸润层。再继续生长原子单层，达到临界厚度后以三维岛状的模式继续生长，通过岛状生长释放应力。图4.3薄膜生长模式：（a）岛状；（b）层-层；（c）层-岛4.2氢化物气相外延（HVPE）

图4.4HVPE生长设备示意图:（a）水平式；（b）垂直式4.3金属有机化学气相沉积（MOCVD）

4.3.1MOCVD原理

MOCVD技术是1968年Manasevit等[3]人提出的一种制备化合物单晶薄膜的新技术，到20世纪80年代开始实用化。后续经过30多年的发展，MOCVD目前已成为制备化合物半导体单晶薄膜和器件的关键技术之一，被广泛应用于半导体光电子器件，微电子器件和其他功能薄膜器件的制备。MOCVD是一种动态非平衡条件下的化学气相沉积技术。在MOCVD生长过程中，前驱体通过载气输送进入反应腔然后在高温衬底上经历吸附、表面反应、薄膜生长等一系列物理化学过程。以第三代半导体GaN材料的外延生长为例，如图4.5所示，采用MOCVD技术进行外延生长的流程主要包括：在成核位点发生反应1）通过载气将金属有机物（MO）源和Ⅴ族非金属氢化物等反应源通入反应腔中，随着衬底温度的逐渐升高，反应源逐渐扩散至高温衬底表面。2）MO源与氢化物反应源会部分形成加合物，在衬底温度升高至一定程度后，加合物、MO源与氢化物反应源发生高温裂解，甚至形成聚合物气相形核，气相中的反应物会吸附在高温衬底表面。3）吸附在高温衬底表面的反应物会发生扩散迁移，在成核位点发生反应。4）衬底表面反应生成的Ⅲ-Ⅴ族化合物会并入晶格格点，形成稳定的物理吸附。5）衬底表面反应的副产物发生脱附或分解，通过载气被带出反应腔，进入尾气处理系统。聚合物气相形核和未参与衬底表面反应的MO源、氢化物反应源也会被载气带出反应腔，进入尾气处理系统。

MOCVD外延生长过程为非平衡过程，这主要是由于整个系统为开管流动系统。在外延生长过程中，需要不断的将反应源通入反应腔，在外延生长后被载气带出反应腔，排入尾气处理系统，此过程使衬底与反应区域上方产生一定的温度梯度。因此，对MOCVD外延生长原理进行分析需要考虑外延生长过程中的动力学因素。生长温度、反应源浓度、气体流速、Ⅴ/Ⅲ比和反应腔压力等因素会对MOCVD外延生长速率和外延层质量等产生影响，其中，生长温度是最重要的影响因素之一。通过研究生长温度与外延生长速率之间的关系，对外延层的表面形貌和晶体质量等进行优化。图4.5MOCVD生长过程示意图4.3.2MOCVD设备一般来说，MOCVD系统主要包括五个模块：Ⅰ.气体输运模块；Ⅱ.反应腔和加热模块；Ⅲ.控制模块；Ⅳ尾气处理和安全模块；Ⅴ.原位监测模块。图4.6显示了MOCVD系统的结构示意简图，在该示意图中没有体现控制模块和原位监测模块。为方便描述下文的外延生长实验，下面分别对MOCVD系统的各个模块进行介绍。图4.6MOCVD系统的组成模块示意图1）气体输运模块在MOCVD生长过程中，III族氮化物材料的组分和生长速率的精确控制很大程度上依赖于前驱体流量的调控。前驱体流量的调控是通过气体输运模块实现的。气体输运模块包括各种反应物的前驱体（金属有机源、氨气）以及载气，输送气体的管道和阀门，用于控制流量的压力控制器（PC）和质量流量控制器（MFC）。装有金属有机源的源瓶被放置在水浴槽中，以保证源瓶中饱和蒸汽压稳定。当载气以一定的速率通过起泡器时，就可以将源瓶中金属有机源的饱和蒸汽一并输送进入反应腔。为了避免金属有机源和氨气之间发生预反应，金属有机源和氨气分别通过独立的气体输送管路进入到反应腔中。如图4.6所示，每条气体输送管路中都包含有一系列的质量流量控制器和阀门以保证稳定的气体流量和快速的气体切换。2）反应腔和加热模块紧邻耦合式喷淋头（Close-CoupledShowerhead）如图4.7所示，在这种反应腔中，金属有机源和氨气从反应腔顶部类似喷淋头的小孔中以垂直注入的方式进入到反应腔。每平方厘米面积上的小孔数量高达15.5个，这样的设计可以保证金属有机源和氨气能够在到达衬底前充分混合。喷淋头与衬底之间的距离只有十几厘米，因此金属有机源和氨气能够快速的到达衬底并发生裂解，从而减少预反应。图4.7（a）反应腔结构的剖视图；（b）喷淋头结构图4.3.2MOCVD设备

加热模块采用的是钨丝作为电阻丝加热，电阻丝分布在三个同心圆区域内，如图4.8所示。在生长过程中，三个区域的相对功率需要进行动态调整以补偿晶圆翘曲后导致的热传导变化。为了实时获取石墨盘不同区域的温度信息，反应腔在不影响喷淋头结构的前提下沿基座的半径集成了多个双波长高温计。当石墨盘旋转时，高温计能够完成对整个石墨盘上所有衬底的温度扫描。三个加热单元的功率根据收集到的温度信息动态调整，从而保证温度的均匀分布。3）控制模块MOCVD控制系统可分为两部分：电路控制和计算机控制，主要是为了确保MOCVD系统的可控性，易操作性和安全性。电路控制部分包括四个部分：数字输入和输出，模拟输入和输出。计算机控制部分包含一个主程序和一个中断程序，其中主程序循环执行数字输入，输出，模拟输入，输出和刷新以及状态显示操作。4）尾气处理和安全模块

由于MOCVD系统中使用的金属有机源和NH3都是有毒且易燃的，因此需要对尾气处理以防止有害气体直接排放到空气中。通常，要先使用热解炉使尾气中的有害气体分解，然后通过活性炭吸附或酸洗后排放到大气中。

图4.10原位反射率监测原理示意图。图4.11原位翘曲监测装置示意图

4.3.3MOCVD外延生长GaN基LED

MOCVD技术技术能够比较精确地控制膜厚，很适合于LEDs大规模工业化生产。由于GaN单晶衬底制作困难，价格昂贵，目前GaN基薄膜大都采用异质衬底如蓝宝石、碳化硅和硅衬底。MOCVD外延生长GaN基LED外延片的一般生长流程为：载气携带MO源进入MOCVD反应腔体，在合适的温度和压力条件下，进行气相化学反应，生成GaN基化合物半导体材料并沉积在衬底表面，残留反应物在载气携带下被排出反应腔体，经尾气处理装置处理后排放。MOCVD系统所使用的MO源有三甲基镓（TMGa），三甲基铝（TMAl），和三甲基铟（TMIn），采用二茂镁（Cp2Mg）作为Mg掺杂源，形成p型GaN材料，采用SiH4或Si2H6为Si掺杂源，形成n型GaN材料。

进行GaN外延生长之前，首先对蓝宝石衬底进行高温清洗处理，以去除衬底表面杂质，环境一般为1100℃左右的高温，H2气氛，时间约10分钟。高温处理后，降低温度至530℃左右进行GaN低温缓冲层的生长，其生长厚度约为30nm，目的是缓解GaN与蓝宝石衬底之间的晶格不匹配，为后续GaN外延层的生长提供成核中心，故也称为成核层。控制TMGa量和生长时间可以控制低温缓冲层的生长厚度。低温缓冲层的厚度太薄，形成的形核点间距过大，容易形成岛状结构。厚度太厚，会引起高温生长界面过多，造成表面不平坦。低温缓冲层生长完成后，升温至1000℃左右，进行低温缓冲层的重结晶过程，将非晶或多晶的低温GaN缓冲层转变为六方相纤锌矿结构的GaN晶核。然后在高温环境下继续通入TMGa进行u-GaN层的生长。u-GaN生长初期，通过提高生长压力，提高V/III比促进GaN层进行3D模式的生长，之后通过降低V/III比，降低生长压力，使生长模式由3D转变为2D生长，促进晶岛相接处的连接生长，直至外延表面整体趋于平整，u-GaN层生长厚度一般为2.5μm左右。n-GaN层一般采用SiH4或Si2H6进行Si元素掺杂，生长温度控制在1020℃左右，厚度一般为3μm左右。MQW层包含多周期GaN势垒层和InGaN势阱层的生长，可通过调节In含量达到调节波长的目的，而InGaN中In含量一般通过改变生长温度来调节。由于H2存在的情况下不易实现In元素的掺杂，故InGaN层的生长只能以N2为载气。MQW生长结束后，一般进行AlGaN层的生长，一方面起到电子阻挡层的作用，另一方面可以起到防止In元素扩散的作用。由于TMAl化学活性高，副反应强烈，生长控制更有难度。一般通过降低生长低压，提高载气流量，从而缩短TMAl气相滞留时间，抑制副反应的发生，并提高生长速率和薄膜均匀性。为了缓解AlGaN层与MQW的晶格失配，很多研究者采用AlGaN/GaN的超晶格替代AlGaN单层。p-GaN空穴注入层采用Cp2Mg进行Mg元素掺杂。为了防止MQW层高温分解，p-GaN生长温度不能太高。为得到质量较佳的p-GaN，一般采用较低的生长速率和较高的V/III比。在H2气氛下，Mg更容易进入材料中，所以p-GaN的生长多以H2为载气，但是Mg-H-N键使Mg不活跃，因此后续需要进行退火处理来激活p-GaN中的Mg。热处理活化的温度一般为700℃，处理时间约为20min。对于p-GaN材料，常压生长相对于低压生长可以获得更高的载流子浓度。p-GaN若采用Cp2Mg的δ掺杂生长方式可获得更高的空穴浓度和更低的电阻率。这是由于δ掺杂过程中，进行了周期性的生长中断，当Ga源供给切断时，材料表面吸附的Mg原子更容易替代Ga原子而成为受主中心，提高Mg的掺杂效率，从而增加p-GaN的空穴浓度。

在外延生长过程中，温度曲线和反射率曲线是工程师观察外延生长过程的主要手段，其中反射率曲线相当于外延工程师的“眼睛”。通过观察反射率曲线可以获得以下信息：1）观察外延层厚度变化及其生长速率。通过测算反射率曲线的振荡频率，可以计算出生长速率。如采用波长为633nm的激光反射率每个振荡周期对应的外延层厚度大约为132nm，再除以时间，就得到生长速率；2）表面形貌的变化。在u-GaN生长初期的3D生长过程中，GaN岛状生长逐步变大的过程中，随着表面粗糙度的提高，反射率下降到0左右。之后增大V/III比，横向生长速度增加，外延生长从3D生长模式转变为2D生长模式，晶岛开始连接，外延层逐渐形成并变光滑平整，反射率曲线快速提升，形成正弦震荡。在外延生长过程中，当反射率曲线出现明显下降，表明表面变得粗糙。如MQW生长阶段的反射率可能相对比较低，表明外延层有明显的V形坑形成引起表面粗糙度增加。在p-GaN生长阶段反射率又被拉升起来，说明V形坑被填充，表面变平整。某外延片MOCVD生长的温度和反射率曲线如图4.12所示。图4.12MOCVD外延生长温度和反射率曲线外延片生长完成后，需利用光学显微镜检查外延片外观，判定外延片外观等级。通过光致发光（Photoluminescence，PL）技术测量外延片的峰值波长、半峰宽、光谱强度、外延层厚度等参数，也可以通过电致发光（Electroluminescence，EL）技术进行外延片波长、亮度等参数的初步测量。一般说来，相同材料和结构的外延片，PL谱荧光峰强度越高、半宽度越窄，表明该外延片内量子效率越高。利用高分辨X射线衍射仪可以得到外延片晶体质量、材料组分和MQW周期厚度等参数。最终通过芯片工艺完成LED芯片的制作，通过光电测试系统测量LED芯片的发光亮度、正向电压压降等光电性能参数，完成外延片的光电性能的最终评判。外延生长过程中的各因素，包含温度、压强、流量、载气气氛、生长时间控制等均会对外延片的最终质量形成非常大的影响，所以，外延生长过程需精确控制。4.4分子束外延（MBE）