电工电子技术电子教案 组合逻辑电路的设计

教学过程设计表授课班级授课时间课题名称§任务11.3组合逻辑电路的设计课型理论课（√）实验课（）技能训练课（）习题课（）复习课（）其他（）签名及审批设计签名年月日审批签名年月日知识目标掌握组合逻辑电路的设计步骤和设计方法。能力目标能够对简单组合逻辑电路进行设计。教学重点组合逻辑电路的设计步骤和设计方法教学难点组合逻辑电路的设计步骤和设计方法教学准备（含教学仪器设备、材料用具、参考书目、辅助教材等）1、教学仪器设备：多媒体电教室、电脑、THETDD-1、THWD-2型实训台2、参考书目：教学用书3、辅助教材：THETDD-1、THWD-2型实训指导书课外练习或作业安排

教学过程设计设计意图教学方法时间1、组合逻辑电路设计掌握组合逻辑电路的设计步骤和设计方法讲解、练习802、小结复习回顾，加强知识点的理解记忆讨论、讲解10教学后记（本课题的教学体会、学生信息反馈及今后教学建议）注：1、本表以2学时为单位设计。2、每学期将教学设计表装订成册。

教师教学笔记教学内容摘要补充资料§13.3组合逻辑电路的设计组合逻辑电路的设计是根据给定的逻辑要求（功能）设计出最简单的逻辑图。设计的一般步骤如下。（1）根据逻辑功能列出真值表；（2）由真值表写出逻辑表达式；（3）将逻辑表达式化简；（4）由化简后的逻辑式画出逻辑图。例10-3：设计一个三人（A、B、C）表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。解：（1）列逻辑真值表ABCY00000010010001111000101111011111（2）写出逻辑表达式取Y=“1”列逻辑式如下：Y=ABC+ABC+ABC+ABC（3）将逻辑表达式进行化简Y=AB+AC+BC=AB+C（A+B）（4）逻辑电路图如下所示若仅用“与非”门构成逻辑电路，则逻辑表达式可化简为Y=AB+AC+BC=AB·BC·AC逻辑电路图如下所示例10-4：设计一个三变量奇偶检验器。要求：当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。解：（1）列逻辑真值表ABCY00000011010101101001101011001111（2）写出逻辑表达式取Y=“1”列逻辑式如下：Y=ABC+ABC+ABC+ABC（3）将逻辑表达式进行化简Y=ABC+ABC+ABC+ABC=ABC·ABC·ABC·ABC（4）逻辑电路图如下所示例10-5：某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。解：（1）设A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和G2运行为“1”，不运行为“0”。根据逻辑要求可列出逻辑真值表如下所示ABCG1G20000000101010010111010001101101101011111（2）写出逻辑表达式G1=ABC+ABC+ABC+ABCG2=ABC+ABC+ABC+ABC（3）将逻辑表达式进行化简G1=AB+AC+BC=AB·BC·ACG2=ABC+ABC+ABC+ABC=ABC·ABC·ABC·ABC（4）用“与非”门构成逻辑电路图如下所示例10-6：设计一个二进制半加器。实现的逻辑功能：只对本位上的两个二进制数求和，而不考虑低位来的进位。解：（1）设A为被加数，B为加数，S为本位和，C为向高位的进位数。根据二进制数的加法运算规则可列出半加器的逻辑真值表如下所示。ABSC0000011010101101（2）写出逻辑表达式。由真值表可见，S符合异或门逻辑功能，C符合与门功能。即S=AB+BA=A+BC=A·B（3）上述表达式已处于最简状态（4）构成逻辑电路图如下所示例10-7：设计一个二进制全加器。实现的逻辑功能：将本位上的被加数、加数和低位来的进位数三者进行求和。解：（1）设Ai为被加数，Bi为加数，Ci-1为低位来的进位数，Si为本位和，Ci为向高位的进位数。根据二进制数的加法运算规则可列出全加器的逻辑真值表如下所示。AiBiCi-1SiCi0000000110010100110110010101011100111111（2）写出逻辑表达式。由真值表可见，Si符合异或门逻辑功能，Ci符合与门功能。即Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1（3）将逻辑表达式进行化简Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=Ai+Bi+Ci-1Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=AiBi+BiCi-1+AiCi