《汽车电工电子》-《汽车电工电子》-9项目九 数字电路基础

单元九数字电路基础1概述一.电子电路模拟电路数字电路

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

在模拟电路中，晶体管三极管通常工作在放大区。模拟信号：随时间连续变化的信号,例如我们所熟悉的正弦波信号就是一种典型的模拟信号。

正弦波信号t三角波信号t

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。

在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作用。数字(脉冲)信号是一种数值在时间上不连续变化的电信号，是一种跃变信号，并且持续时间短暂。例如现代汽车上的曲轴位置传感器信号，发动机转速信号和用于故障自诊的故障代码等，都是典型的数字信号。尖顶波t矩形波t脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲数字信号只有两种状态：高电平、低电平，或者有信号、无信号。在数字电路中，通常把这两种状态用两个符号来表示，即“l”和“0”，也即逻辑1和逻辑0。高电平或有信号用“1”表示，低电平或无信号用“0”表示，这称为正逻辑；相反，则称为负逻辑。二.数字电路的特点数字电路可以进行逻辑运算与判断，此时它大多处理“二值逻辑”问题。例如“真”和“假”，“是”和“非”，“有”和“无”等。因此，可用电路的两种截然不同的状态来表述：例如三极管的饱和导通（开）和截止（关），电平的“低”和“高”两种状态。这就使得数字电路的基本单元电路简单，对元件的精度要求也不太严格，很适合做成集成电路。数字电路重点研究输入信号和输出信号之间的逻辑关系，它的数学分析工具是逻辑代数（又称为“布尔代数”）。三.数制与码制1.数制数制就是计数的方法。

二进制：二进制有两个数码0和1，它们与电路的两个状态（开和关、高电平和低电平等）直接对应，二进制是“逢二进一”。

数字电路结构简单，易于制造，便于集成化系列化生产，成本低廉，使用方便；由数字电路组成的数字系统，工作准确可靠，精度高，保密性好，抗干扰能力强。编码，就是用数字或某种文字和符号来表示某一对象或信号的过程。十进制编码或某种文字和符号的编码难于用电路来实现，在数字电路中一般采用二进制数。用二进制数表示十进制数的编码方法称二—十进制编码，即BCD码，用四位二进制码表示一位十进制数。常用的BCD码有8421码、5421码、2421码等编码方式。以8421码为例，8421分别代表对应二进制的位权，它的每个代码中出现“1”的各位权值之和就是它所表示的十进制数。例：（137）10=（0001，0011，0111）8421BCD2.编码2逻辑代数

逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。

逻辑代数所表示的是逻辑关系，而不是数量关系。这是它与普通代数的本质区别。在逻辑代数中，输出逻辑变量和输入逻辑变量的关系，叫逻辑函数，可表示为：

Y＝ƒ（A，B，C…）其中，A，B，C输入逻辑变量，f为逻辑函数。

基本逻辑关系为“与”、“或”、“非”三种。一、基本逻辑关系逻辑表达式：

Y=A•B1.“与”逻辑关系“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。000101110100ABY状态表2.“或”逻辑关系

“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。逻辑表达式：

Y=A+B真值表000111110110ABY3.“非”逻辑关系

“非”逻辑关系是否定或相反的意思。逻辑表达式：Y=A状态表101AY01.基本运算法则二、逻辑代数运算法则2.常用运算公式

交换律结合律

分配率

吸收率反演率

三、逻辑函数的表示方法表示方法逻辑式逻辑状态表逻辑图卡诺图例：有一T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有控制开关，都能独立进行控制。任意闭合一个开关，灯亮；任意闭合两个开关，灯灭；三个开关同时闭合，灯亮。设A、B、C代表三个开关（输入变量）；Y代表灯（输出变量）。

1.列逻辑状态表设：开关闭合其状态为“1”，断开为“0”灯亮状态为“1”，灯灭为“0”用输入、输出变量的逻辑状态（“1”或“0”）以表格形式来表示逻辑函数。三输入变量有八种组合状态n输入变量有2n种组合状态

0000

A

B

C

Y00110101011010011010110011112.逻辑式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”

用“与”“或”“非”等运算来表达逻辑函数的表达式。(1)由逻辑状态表写出逻辑式对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。一种组合中，输入变量之间是“与”关系，

0000

A

B

C

Y0011010101101001101011001111各组合之间是“或”关系2.逻辑式反之，也可由逻辑式列出状态表。

0000

A

B

C

Y00110101011010011010110011113.逻辑图YCBA&&&&&&&>1CBA3

基本逻辑门电路

逻辑门电路是数字电路中最基本的逻辑元件。

所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。

门电路的基本概念

由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。

电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平一、二极管“与”门电路1.电路2.工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y

为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC3.“与”门逻辑状态表0V3V5.逻辑关系：“与”逻辑即：有“0”出“0”，

全“1”出“1”4.逻辑表达式：

Y=ABC7.逻辑符号：&ABYC6.逻辑功能二、二极管“或”门电路1.电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3.“或”门逻辑状态表3V3V-U12VRDADCABYDBC2.工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y

为“1”。5.逻辑关系：“或”逻辑即：有“1”出“1”，

全“0”出“0”Y=A+B+C4.逻辑表达式：7.逻辑符号：ABYC>16.逻辑功能：三、三极管“非”门电路+UCC-UBBARKRBRCYT10截止饱和3.逻辑表达式：Y=A“0”10“1”1.电路“0”“1”AY2.“非”门逻辑状态表4.逻辑符号1AY1.“与非”门电路有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表逻辑表达式：Y=ABC1Y“非”门四、复合门电路逻辑功能：2.“或非”门电路有“1”出“0”，全“0”出“1”1Y“非”门00010010101011001000011001001110ABYC“或非”门逻辑状态表“或”门ABC>1“或非”门YABC>1Y=A+B+C逻辑表达式：逻辑功能例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y23“异或”门电路原理图

逻辑符号逻辑关系当两个输入端均为低电平或均为高电平时，输出为低电平；如输入端的电平不同，则输出为高电平。入“同”出“0”，入“异”出“1”逻辑函数式

YY逻辑功能4“同或”门电路逻辑关系当两个输入端均为低电平或均为高电平时，输出为高电平；如输入端的电平不同，则输出为低电平。

⊙

逻辑功能入“同”出“1”，入“异”出“0”逻辑函数式

4集成门电路数字集成电路的优点：有速度快、可靠性高和微型化等优点一、TTL集成门电路

TTL是“晶体管—晶体管逻辑电路”的简称。TTL集成电路相继生产的产品有74（标准），74S（肖特基），74H（高速）和74LS（低功耗肖特基）四个系列，其中LS系列综合性能最优，应用最广泛。常见的集成电路是将几个门封装在同一芯片上，如74LS08为四个2输入端“与”门，74LS20为两个4输入端“与非”门等。Y1.TTL“与非”门电路1.电路2.逻辑符号3.等效电路E2E3E1BC工作原理：当输入信号A、B、C中至少有一个为低电平（0.3V）时，输出为高电平：Y＝3.6V。当输入信号全部高电平（3.6V）时，输出低电平，Y＝0.3V。常用的“与非”门集成电路有四2输入“与非”门74LS00和CD4011，如下图所示。2.集电极开路的TTL与非门（OC门）电路线逻辑

将两个或多个逻辑门的输出端并联所得到的附加逻辑。线逻辑又分为“线与”和“线或”两类。OC门电路

（a）电路图（b）逻辑符号

OC门在结构上将一般TTL门输出级的有源负载部分（如TTL与非门中的T3、T4、R4）去除，输出级晶体管T5的集电极在集成电路内部不连接任何元件，直接作为输出端。OC门在使用时，根据负载的大小和要求，选择合适的电阻RC和电源连接在OC门的输出端。3三态门电路

三态门除了具有一般逻辑门的两种状态外，还具有高输出阻抗的第三种状态，称为高阻态。

三态门的电路和逻辑符号见下图当控制端为高电平“1”时，实现正常的“与非”逻辑关系

Y=A•B“1”控制端DE1.电路T5Y

R3R5AB

R4R2R1T3T4T2+5VT1截止“0”控制端DET5Y

R3R5AB

R4R2R1T3T4T2+5VT1导通1V1V截止截止当控制端为低电平“0”时，输出Y处于开路状态，也称为高阻状态。&YEBA逻辑符号

表示任意态输出高阻功能表三态与非门真值表

使能端EN数据输入端AB输出端Y10011011110111100××高阻态4CMOS门电路CMOS门电路是由NMOS管和PMOS管构成的，它静态功耗很低，抗干扰能力强，稳定性好，开关速度较高，扇出系数大，由于优点突出，在中、大规模集成电路中得到了广泛的应用。（1）CMOS反相器工作管T1是增强型NMOS管，负载管T2是PMOS管，两管的漏极D接在一起作为电路的输出端，两管的栅极G接在一起作为电路的输入端，T1的源极S1与其衬底相连并接地，T2的源极S2与其衬底相连并接电源U

当输入电压Ui为低电平0V时，T1管截止，T2导通，电路的输出为高电平UDD。当输入电压Ui为高电平UDD时，T1管导通，S1和D1之间呈现较小的电阻，T2截止，电路的输出为低电平0V。电路的输出和输入之间满足“非”逻辑关系，所以该电路为非门电路。由于在稳态时，T1和T2中必然有一个管子是截止的，所以电路的电流极小，功率损耗很低。(2)CMOS传输门和模拟开关

当一个PMOS管和一个NMOS管并联时就构成一个传输门，如下图，两管源极相接，作为输入端，两管漏极相连作为输出端，两管的栅极作为控制端，加互为相反的控制电压CP和

PMOS管的衬底接UDD，NMOS管的衬底接地。由于MOS管的结构对称，源、漏极可以互换，所以输入、输出端可以对换。传输门也称为双向开关。传输门的功能

当控制电压CP＝1，＝0时，此时传输门相当于接通的开关，双向导通。＝1时，传输门相当于断开的开关。当传输门的控制信号由一个非门的输入和输出来提供时，就构成一个模拟开关，

当控制电压CP＝0，

5门电路使用注意事项（1）电源电压应根据门电路参数的要求选定。—般TTL门电路的电源电压为5V±0.5V。CMOS门电路的电源电压应为3～15V。电源电压的极性不能接反。为防止通过电源引入干扰信号，应根据具体情况对电源进行去耦和滤波。（2）输入信号电平的选择，TTL门应在0～5V之间，CMOS门应在0～UCC之间。（3）具有图腾柱结构（集成电路输出级具有有源负载）的TTL门输出端，不允许并联使用。同一芯片上的CMOS门，在输入相同时，输出端可以并联使用（目的是增大驱动能力）。（4）焊接时应选用45W以下的电烙铁，最好用中性焊剂，所用设备应接地良好。CMOS电路应在静电屏蔽下运输和存放。严禁带电从插座上拔插器件。（5）电路的输出端接容性负载时，应在电容之前接限流电阻，避免出现在开机的瞬间，较大的冲击电流烧坏电路。（6）TTL门输入端口为“与”逻辑关系时，多余的输入端可以悬空（但不能带开路长线）、接高电平或并联接到一个已被使用的输入端上。TTL门输入端口为“或”逻辑关系时，多余的输入端可以接低电平、接地或并联接到一个已被使用的输入端上。

（7）具有“与”逻辑端口的CMOS门多余的输入端应接UDD或高电平，具有“或”逻辑端口的CMOS门多余的输入端应接UDD或低电平。CMOS门的输入端不允许悬空。

6集成电路的检测集成电路出现故障一般是局部损坏，如击穿、开路、短路等。电源集成电路和功放芯片易损坏，存储器易出现软件故障，其它芯片有时会出现虚焊等。对于集成电路是否损坏，可通过从各个方面测试集成电路的工作状态，并与正常工作状态作比较的方法来判断。即测量集成电路各引脚的对地电压值和电阻值，其中测量电压值必须在电路处于工作状态下进行，测量电阻值则应在断电静态状态下进行，具体判断方法如下：

1．检查集成电路各管脚对地的直流电压

2．检查集成电路各脚对地电阻值

3．用示波器检查集成电路的输入输出波形

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。5集成触发器双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。两互补输出端一.基本R－S触发器两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，时，称为“1”态；反之为“0”态。反馈线

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，总使触发器置“0”即Q=0(又称为复位)。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”即Q=1(又称为置位)。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。若SD=RD

=0时,Q=Q=1,是非法的,禁止QQ.G1&.&G2SDRD10若先翻转基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效二.可控RS

触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当C=0时011

R，S

输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当C=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=0Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定,C低电平时触发器状态保持原态例：画出可控R－S

触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QnQ=SQ=R三、主从JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

01RS

CF从QQQSDRD1

CF主JKC

C010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CF从QQQSDRD1

CF主JKC

C010(1)J=1,K=110设触发器原态为“1”态为“0”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转01RS

CF从QQQSDRD1

CF主JKC

C010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“0”态01RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CF从QQQSDRD1

CF主JKC

C010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CF从QQQSDRD1

CF主JKC

C01001结论：C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。3