CN115691419B 像素电路及其驱动方法、显示基板、显示装置 （京东方科技集团股份有限公司）

PCT/CN2021/1098942021.07.置控制电路用于在第二扫描线提供的第二扫描信2所述补偿控制电路分别与第二扫描线，所述驱动电路的第一端和连接节所述第一控制电路分别与所述第一扫描线，所述驱动电路的控制端和所述连所述第一控制电路包括第九晶体管，所述第九晶体管的栅极与所述第一扫描线耦接，第一初始化电路，所述第一初始化电路分别与初始化控制线制所述第一初始化电压线和所述驱动电路的控制第一初始化电路，所述第一初始化电路分别与初始化控制线复位电路，所述复位电路分别与第三扫描线，复位电压线和所复位电路，所述复位电路分别与第三扫描线，复位电压线和所所述发光控制电路分别与发光控制线，所述驱动电路的第一端和所述发光元件耦接，所述发光控制电路还与第一电压线，所述驱动电路的第二端耦接，用所述储能电路分别与所述驱动电路的控制端和所述第一电3所述第二初始化电路分别与所述第三扫描线，第二初始化电压线和所述发光元件耦8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括第一初始化电所述第一晶体管的栅极与所述第二扫描线耦接，所述第一晶体管的第一所述第四晶体管的栅极与所述第一扫描线耦接，所述第四晶体管的第所述第八晶体管的栅极与所述第三扫描线耦接，所述第八晶体管所述第八晶体管的栅极与所述第三扫描线耦接，所述第八晶体管所述第五晶体管的栅极与所述发光控制线耦接，所述第五晶体管的第一所述第六晶体管的栅极与所述发光控制线耦接，所述第六晶体管的第所述第七晶体管的栅极与所述第三扫描线耦接，所述第七晶体管的第一4在整个所述写入补偿阶段，补偿控制电路在第二扫描信号在所述写入控制阶段，数据写入电路在第一扫在所述非写入控制阶段，数据写入电路在第一扫描信号的控制在所述初始化阶段，所述像素电路中的第一初始化电路在初始化控制信号的控制下，初始化电压线和所述连接节点之间连通，所述第一控制电路在所述第一扫描信号的控制在所述偏压补偿阶段，复位电路在第三扫描信号的控制下，控在发光阶段，所述像素电路中的发光控制电路数据写入电路分别与所述第一扫描线，所述数据线和驱动电路的第二补偿控制电路分别与所述第二扫描线，所述驱动电路的第一端和第一控制电路分别与所述第一扫描线，所述驱动电路的控制端和所述连接节点耦接，用于在所述第一扫描信号的控制下，控制所述驱动电路的控制端与所述连接节点之间连521.根据权利要求20所述的显示基板，其特征在于，所述第一控制电路包括第九晶体所述驱动电路包括第三晶体管，所述第三晶体管的栅极在所述基第九有源层在所述基底上的正投影沿所述第一方所述子像素还包括：第一连接图形，所述第九晶体管的第二极述基底上的正投影沿所述第二方向排列；所述子像素还包括第二连接图形，所述第二连接图形包括沿所述第一方述基底上的正投影沿所述第二方向排列；所述子像素还包括第三连接图形，所述第三连接图形包括沿所正投影与所述第一扫描线在所述基底上的正投所述第三连接图形在所述基底上的正投影与所述初始化控制线在所述基底上的正投影至6[0002]本申请主张在2021年07月30日提交的申请号为PCT/CN2021/109894的优先权，其[0010]所述补偿控制电路分别与第二扫描线，所述驱动电路的和所述驱动电路的控制端耦接，用于在所述初始化控制线提供的初始化控制信号的控制789[0056]补偿控制电路分别与所述第二扫描线，所述驱动电路的述第九有源层包括沿所述第一方向延伸的至所述第九有源层在所述基底上的正投影沿所述第一方向排列；层在所述基底上的正投影与部分所述第九有源层在所述基底上的正投影沿所述第二方向排列；层在所述基底上的正投影与部分所述第九有源层在所述基底上的正投影沿所述第二方向排列；投影与所述初始化控制线在所述基底上的正投因此N2节点和N3节点的电压不会再流向N1节点，这样可以保证在tc时刻数据信号写入时，[0071]效果三：在由一个GOA(S2)同时为两行子像素对应的第二扫描线提供第二扫描信与所述复位电压线DR耦接，所述第八晶体管T8的第二极与所述第三晶体管T3的第一极耦[0121]所述第一晶体管T1和所述第二晶体管T2包括N型氧化物晶体管，所述第一晶体管T1和所述第二晶体管T2需要独立的第二扫描线S2和初始化控[0133]所述补偿控制电路13分别与第二扫描线S2，所述驱动电路11的第一端(即第三节述驱动电路11的第一端与所述连接节点N[0134]所述第一控制电路12分别与所述第一扫描线S1，所述驱动电路11的控制端(第一第一扫描信号的控制下，导通所述驱动电路11的控制端与所述连接节点N0之间的电连接。第二扫描信号的控制下，导通所述驱动电路11的第一端与所述连接节点N0之间的电连接；线D1与驱动电路11的第二端之间不连通；第一控制电路12在所述第一扫描信号的控制下，[0148]效果三：在由一个GOA(S2)同时为两行子像素对应的第二扫描线S2提供第二扫描化，在偏压补偿阶段P2给驱动电路11包括的驱动晶体管施加和发光阶段P4符号相反的偏所述发光控制信号的控制下，控制所述第一电压线80与所述驱动电路11的第二端之间连[0185]由于VDD是固定值，Vth能够通过测试得到，因此能够到V1和Vdata之间的取值关二初始化电压线Vinit2与所述发光元件O[0191]需要说明，所述发光元件O1的第一极包括阳极，所述发光元件O1的第二极(即阴化电压线Vinit1提供的第一初始化电压V驱动电路11包括第三晶体管T3(即驱动晶体管)，所述数据写入电路41包括第四晶体管T4，与所述第二初始化电压线Vinit2耦接，所述第七晶体管T7的第二极与所述发光元件O1耦压线Vinit1提供的第一初始化电压Vi1与复位电压线DR提供的复位电压V1的电压差Vi1_V1线D1与驱动电路11的第二端之间不连通；第一控制电路12在所述第一扫描信号的控制下，[0246]效果三：在由一个GOA(S2)同时为两行子像素对应的第二扫描线S2提供第二扫描驱动电路11的控制端耦接，用于在所述初始化控制线R1提供的初始化控制信号的控制下，压线Vinit1和所述驱动电路11的控制端述复位电压线DR与所述驱动电路11的第一[0270]示例性的，所述显示基板包括沿远离所述基底的方述第一扫描子图形S21的至少部分和所述第三扫描子图形S22的至少部分均沿所述第二方于所述第一扫描子图形S21和所述第三扫描子图形[0278]效果三：在由一个GOA(S2)同时为两行子像素对应的第二扫描线S2提供第二扫描投影与所述第九有源层59在所述基底上的正投影沿所述第一方向排线D1在所述基底上的正投影与所述第一有源层在所述述第一连接图形71与所述第三晶体管T3的栅极通过述基底上的正投影沿所述第二方向排列；始化子图形R11和第二初始化子图形R12，所述第一初始化子图形R11的至少部分和所述第[0300]示例性的，所述第一氧化物有源层和所述第二氧化物有源层沿所述第一方向排[0301]示例性的，所述第一氧化物有源层和所述第二氧化物有源层沿所述第二方向错所述基底上的正投影沿所述第二方向排列。第三扫描子图形S22在所述基底上的正投影至述基底上的正投影沿所述第二方向排列；述第三连接图形73通过过孔与所述第九晶体管T9的第体管T2可以通过第九晶体管T9对所述第三晶体管T3的正投影与所述第一扫描线S1在所述基底上的正投述第三连接图形73在所述基底上的正投影与所述初始化控制线R1在所述基底上的正投影[0325]示例性的，所述初始化控制线R1包括第一初始化子图形R11和第二初始化子图形与所述第二初始化子图形R12在所述基底上的正投影至管T8的栅极T8_g与所述第三扫描线S3[0346]示例性的，第八晶体管T8的第一极通过第四连接图形74与所述复位电压线DR耦有源层51，T2包括的第二有源层52。图12中示意了第二栅金属层Gate2，第一层间绝缘层13中示意了所述第八晶体管T8的第一极通过第四连接图形74与所述复[0348]需要说明，图20中的第一连接孔用于连接第一源漏金属[0358]示例性的，所述第一导电连接部61在所述基底上的正投影与所述存储电容C的第在所述基底上的正投影与所述数据线D1在所述述第五有源图形和所述第六有源图形沿所述第二方向排列。[0370]效果三：在由一个GOA(S2)同时为两行子像素对应的第二扫描线S2提供第二扫描使在逐行扫描的情况下，两行子像素中N1节点在数据信号写入前的初始电压也是相同的。用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，[0374]在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件位置关系也可能相应地改变。