【基于FPGA的数字式交流毫伏表设计9900字（论文）】

1基于FPGA的数字式交流毫伏表设计摘要：数字交流毫伏表是电子计量研究与科学实验中不能缺少的重要工具，因为它具备了读数简单、计量精确等优点，广泛应用于高等院校、电子工广厂与科研机构。但由于人们对电子计量需求的提高，怎样进一步提高数字交流毫伏表的带竟与准确度仍是当前研究交流毫伏表的重点内容。本章详尽剖析了采用数字交流亳伏表技术与传统的采用精密检波的数字交流亳伏表技术解决策略以及各种优点和不足之处，阐述了随机等效抽样算法、该数字交流亳伏表技术的主要硬件电路构成以及采用FPGA的逻辑设计方法，并对其逻辑模型进行了模拟。文章中还详尽地介绍了该交流亳伏表的控制软件、FPGA在系统中组态软件，以及PC机端上位机软件中的设计思路等，并提供了软件流程图。随着新科技的推广，仪器的数字化程度也愈来愈高，而人们对其性能的需求也愈来愈高。我们所设计的数字交换毫伏表，其功效相当于用各种离散元器件所构成的精密晶体管毫伏表，对使用于试验集成电路中的交流数据输入产生波浪状，可以直接算出其真有效值，再通过数字表示，其准确度和性能均高于同类产品，并且1断开，SW2接通A时，为2V档；档SW1断开，SW2接通B时，为20V档.原理：号扩大，并把讯号送入到宽频带、高质量的真值有效变流器中，在经过滤波器滤波AD637还设有输入输出保护的功能，整个系统进入有过压或过流保护，而出口通输入电流之后，用LED四位数字管表示出其有效值；当进入电流达到过量程状户量程已过。2.1通道电路设计模拟多通道电路既是交流毫伏表的重要组成部分，更是完成被测信息波形重建复原的核心组成部分之中。模拟信道电路结构一般分为激发通路和输出信号幅度调理通路二个部分，激发通路首先形成了一条与输入信号相同的脉冲信号，是实现随机等效采样的重要信息之一也叫：输出信号幅度调理通路主要是对输入输出信息实行无失真处理，以适应AD转换器的输入输出条件。模拟信道的构造如图网络增益可控网络增益可控网络采样模块图2.1模拟通道设计框图同时，交换耦合系统一般用于消除输入信号产生的直流电压信号分量；无源衰减网络系统则一般对大幅值信息加以减弱；阻抗变换电路功能一般是将入口电阻变成很高，使出口电阻变成很低，以提高对后级的驱动力量；增益控制网络功能一般是对讯号加以相应的增强.位移调整一般是对交换讯号叠加一种适合的直流电压值，以适应于A/D交换器采样。下面将对上述所有组成部分加以详尽说明。2.1.1无源衰减网络设计减弱网路是输出信号最大幅度调理通道主要部分，为达到最大档位的减弱需求，本研究设计中选用的是无源衰减网路，但考虑到输入信号幅有可能相当大，并还可能达到有源器件所能接受的最高电压限值，故将无源衰减网路置于模拟信道的第1级。在设定衰减倍数时，也可采用调整电阻和电容值来完成。其基本电路构造如图三点二所述，其中，无源衰减网络是利用一个继电器进行直通或减弱档位4图2.2无源衰减网络电路我们中工程设计的是一个交流毫伏表，需要信号输入相对地的电流必须是十MΩ,所以，在选用电阻系数时既要满足对输入阻抗的需要，又要使衰减网络可以须在衰减网.上加补偿电容器，以使衰减网在整个信号频带内的衰减系数基本不变，本设计中就是把一个1nF电容器，与一个容值在5~30pF范围内的可调整电容器分别串联连接在分压电阻上，并通过调节可调电容器大小来减少在实际电路中出现2.1.2阻抗变换电路设计阻抗变换电路的主要功能就是通过进行电阻转换，将输入阻抗提高到兆欧姆以上，使输出阻抗减小到50Ω以内，进而实现了分离与前级集成电路内部相互作用和影响的目的，进而提高了对后级集成电路的直接驱动工作能力。其电路结构如图2.3所示。88图2.3阻抗变换电路在图2.3中，阻抗变换网络主要由运算放大器、二极体和阻容器件等构成，所用的运算放大器为OPA656。OPA656六是美国TI公司的一款低噪音JFET电压反馈放大器，其产品具备高宽带宽、低输入偏置额定电流、低输入电流噪音和低输入失调电压等优点。其具体特点包括：和单位增益稳定等特性，该型运算放大器可以满足原本设计中对阻抗变换的需入信号幅度超出运算放大器所能接受的最高电压值；在OPA六百五十六的输出倍或五十倍增益设定，因而做到了增益能够从1倍、3倍、10倍、50倍和一百五通道控制模块输入信号前级增益可控网络后级增益可控网络输出信号图2.4增益可控放大网络7单位增益带宽BW(Bandwidth)单位增益带宽，指的是计算放大器在单元增益状况下，输出信号在规定输出功率幅值区域下，所可以获得的最大频率，这种输出功率幅值区域一般为-3dB至-1dB。运算放大器当前的增益，宽度GBW(GainBandwidth)和当前增益G的乘积一般是恒定不变化的，符合以下关系式BW=在本设计中，假设前后的单级扩大网络中最大增益都为五十倍，这时需要用二级扩大来完成，单级别扩展的最大增益大约为七倍，并且带宽要求为20MHz,从而规定运放的最大单位增益宽带必须为140MHz。电源电压为运算放大器供给适当的电源压力，是使它顺利工作的前提条件，有的运算放电源电压确定了计算扩大时讯号输出的最大幅度，所以，在实际使用中，要根据工程设计条件选用适当的电源电压，而且计算放大器此时也能工作。在原本工程设计中，讯号的最大幅度限制范围是-1.65Vpp~1.65Vpp,所以计算扩大的电源电压应最大输出电压计算放大器的最高输出电流指的是计算放大在线形且不畸变的情形下，最高输出功率信号的变化幅度。最佳输出电流不但与运算放大器的电源电压相关，而且还与所选运算放大器的实际特性相关。在本工程设计中，如果讯号的变化幅度限制范围是-1.65Vpp~1.65Vpp,那么,所选用运算处理放大器的最高输出电流应该超过上述限制范围。综合上述的技术参数后，在增益控制与放大网络中最终选用了EL5203运算放大器，其-3dB单位增益带宽为400MHz,最大压摆率为3500VIμs,在±5V电源时，最高输出电流为+3.9V,以符合设计规定。在前级增益效果可控放大网络中，为了达到1倍、3倍和十倍的增益，以便保证在十倍增益时就可以有更充足的带宽，前级增益效果控制放大网络通过设计了两级op放大器来完成，而增益效应的变换则是通过采用控制模拟多路复用器来完成，电路构成如图2.5所显示。前级的放大倍率一直相同，当信号RL_SO和RL_S1发生变化时，运算放大器的反馈电流也相应地随之发生了变化，亦即前级增益控制8放大网络的放大倍率改变，由此完成了增益控制的功能。而信号RL_SO和RL_S1所对应的前级增益控制放大网络的增益则如表2.1所显示。表2.1RL_SO和RL_S1对应的前级放大网络增益等效反馈电阻(Ω)0130图2.5前级增益可控放大网络电路运算放大器中的反馈电阻对运算放大器的频率响应范围具有很大影响，当反运算放大器的瞬态频率响应范围也受影响，同时也不方便调节噪声值。要减少自激振荡式，就必须在运算放大电路加一个元件，以改善电路的频率响应范围，以便破坏自激振荡的幅度和相位要求。最常见的方式是电容器落后赔偿、RC落后赔偿和密勒补偿，因为密.勒赔偿已经整合到了大多数的运算放大器里面，但是极少在运算放大器外面加密勒补偿，所以即便应用到了密勒补偿，电容取值也会很小，通常取几pF或者只是零点几pF。通过电容器落后赔偿和RC落后赔偿措施，在一定程度上将使运算放大器的信号频带变窄，但是在实际使用时，还要考察增加了上述赔偿措施之后，频带宽度是否还符合设计要求。后级增益效果可控扩大网络系统和前级增益效果控制扩大网络系统的不同，它有一倍增益和五十倍增益两种档位，其中，50倍增益是利用前二级运放来完成，电路的构成如图三点六所述。利用控制模拟的多路复用器，来确定讯号是直接通9过还是经五十倍扩大网路，进而进行一倍增益与五十倍增益之间的抉择。当选用直通时(RL_S3为低电平),继电器会.自动断开，保证讯号不会通过五十倍增益放大地通过五十倍增益的扩大网路。團2.6后级增益可控放大网络电路前后级增益监控扩大网络系统在完成了级联之后，就能够通过信息RL_SO、RL_S1和RL_S3确定所有增益监控扩大网络系统的扩大倍率。然后根据前一级的减弱网的减弱倍率，便可选择出适应整体网络系统需要的减弱和增强倍率，对整体衰减放大网的增益控制如表3.2中所示。表2.2衰减放大网络增益档位选择增益132.1.4触发通道设计在本研究设计中，将经过衰减和放大电路网络调理后的信息经过高速类比器，并根据设定变化的激发电平值，获得占空比变化的方波信息，并以此进行交流毫伏表的激发通道设计集成电路，如图2.7所示。并将此方波信息输入至FPGA处理后，FPGA将此方波信息的上沿所处的时间基视为对信号每周期进行取样的回参考点方式，进而利用A/D转换器根据第一个取样时钟出现的时间算出本轮取样序列在信号波形中的位置。同步脉冲1图2.7触发信号产生图激发信息大多由高速类比器形成，所以类比器的产品设计选型也是整体激发信道产品设计的关键问题，而类比器的产品设计特性也决定着激发信息的品质，一并最后直接影响被测信息波形的恢复。因为FPGA可以接受TTL输入输出电平及LVDS等电平规范的数值信息，所以在选用对比器时要充分考虑对比器的输入输出能否符合FPGA的电平规范。对比器件一般有ECL对比器、PECL对比器和TTL对比器等，但因为ECL对比和PECL对比器件的输入输出逻辑电平都无法直观地被FPGA所接受，所以必须在其输入输出端口添加电平转换电路，转换成能被FPGA所接受的LVTTL电够进行与FPGA连接，而一旦能够找出下一个TTL比较器，其对比速度就能2.2A/D转换器电路设计用到的速度单位为Ksps和Msps,表现为每秒采样千/几百亿个次(kiloMillion半个最小数字量对应的模拟变化量，分别用1LSB和1/2LSB表示[3]。在本设计中，需要测量的交流信号的频率范围为10Hz~10MHz,由于运用的样率为1Msps,12位分辨率，2.35V~5.25V的参考电压范围。A/D转换电路如图2.8所示，由于A/D转换器是容性负载，通常需要在输入端加一级RC网络，峰，A/D转换器输入端的RC网络可将这些电流尖峰进行积分(平均处理也能够提供额外的电容来消除A/D转换器对电路的瞬态影响，通常在10pF到3AD7476A图2.8□A/D转换器电路2.3切换电路部分如图2.9所示。为了提高抗干扰能力，减少强电和弱电电路之间可能产生的干扰，采用光耦控制。光耦控制芯片为PC817,其输入信号引脚2发光二极管阴极接STM32单片机IO□,通过IO□编程输出高低电平控制继电器的通断，达到通道切换和档位转换的目的。PC817引脚4通过1K电阻连接到5V电压，当连接二极管阴极的IO□输出低电平时，光耦芯片发光二极管发光，三极管基极接到光信号导通，PC817引脚3即三极管发射极输出电流驱动MPSA13三极管，MPSA13导通，由于MPSA13最大集电极电流可以达到500mA,可以确保线卷电压被二极管钳位在0.7V,不至于因自感电压过高击穿驱动三极管；另一方面，47KPC8171K自动量程切换电路如图2.10所示，通过编程实现量程切换。P1.3是启动测试控制IO,当启动按键按下，P1.3输出低电平，被测电压输入进来。P1.4是200mV档位控制IO,P1.5是2V档位控制IO,P1.6是20V档位控制IO,P1.7是200V档位控制IO。默认将从200V高档位开始测试，通过单片机ADC采集的电压图2.10档位切换电路是交流毫伏表自动量程的关键，保证每个档采样电压的合理范围内。测试电压与分压电阻、最大分压输入关系如表2.3所示。Imitation_VINImitation_VIN(a)电阻网络电路原理图(b)限幅电路原理图图2.11电阻网络和限幅电路原理图的时间范围内削平信号电流的波形幅度，是一种控制信号电流范围的电路，俗称为限幅器、削波器等。当正常电压输入时，D3、D4不导通，输入电压直接输入到单片机ADC引脚。当输入电流超过3.2V时，由于二极管的D4导通，输入电流也就被钳位到了3.2V;当输入电流小于3.2V时，若二极管D三导通，则输入电流也就被钳位到了正负3.2V;当输入电流达到或大于上限电流范围时，输出电流也将保持为一固定数值，不再随输入电流大小而变化，这也就确定了ADC的输入电流在不大于3.2V的电流范围内。表2.3电阻和电压关系表测试电压范围分压电阻/Ω总电阻/Ω200mV以下200mV以下(Vn=V;)由表2.3可见，最大输入电压为1V,因为电阻为串联连接，电流相等，这种情况下电阻越大，功率越大，200V对应的电阻消耗的最大功率为3.33mW。的适用范围广、电流稳定特性好、噪音少、纹波抑制比高。LM317的输出电流插针与调整电流插针之间的标准电流差是1.25V,可利用调整电流调节到1.2~37年V,再经过合理搭配调节至15V、5V和3.3V。每块LM317晶片的最大输出电图2.12电源电路图部分，要完成的监控软件功能如图41所示。串行单片机随机等效采样模块外设驱动图3.1系统控制软件模块单片机控制软件的功能模块主要有：(2)通道调节，把输入信号调理调整为符合A/D采样的信号。(4)控制UART和上位机的软件设备通信。(5)串行FLASH控制，实现FPGA配置数据的存储。上位机控制软件的功能模块主要有：(1)控制UART与单片机通信(2)FPGA配置数据更新模块3.2单片机控制软件设计3.2.1人机交互模块设计人机交互控制系统的主要目的是为了便于使用者操纵仪表，从而能够更简便地改变测试要求，更直接地观察到测试数据。在整个人机互动系统中，数字管用来表示测量的参数，按钮用于应答用户的输入要求，而状态说明灯用来表明控制系统当前处于的状况。整个人机交互系统的交互过程如图3.2所示。通过反复试验，使用者仅需要非常简单的几步就能够实现档位转换、测量数据的正确显示以及正常的状态表示，从而达到了设计目标和需求。开始开始更新测量参数按键动作是切换测量状态指示灯更新切换显示增大通道减小通道增益动图3.2人机交互流程图3.2.2在系统配置FPGA软件设计将无法保留，所以在每个上海电气学院时，学生都必须再次把设置数据信息写在描述的被动分配模型，所以对于被动的分配模块，必须有主机在上海电力学院时才自主选择FPGA,同时需要掉电保存不丢失的存储介质来保存对FPGA的设置数同时单片机模块与FLASH之间采用了SPI总线传送数据，单片机模块在每次上海设计中，就实现了在系统升级时FPGA设置数据结果块的方法。在本集成电路设计技术方案中，还添加了一个可以加入编程模式的按钮，当上电时，用户只需要按下编程按钮，单片机模块便能够加入程序模型，在这种模型中，利用上位机的设计数据更新管理软件将FPGA设置数据导入到软件系统中，然后再利用串口将FPGA配置文件的数据信息重新写入到串行FLASH中，就这样实现了在系统中自动更新的FPGA设置数据信息。具体实现流程如图3.3所示。外设初始化是是接收配置数据否是图3.3在系统更新配置数据流程3.3上位机软件设计上位机管理软件一般起着辅助工具的功用，一方能够给FPGA进行分配数据信息，同时还能够程控交换毫伏表，并可以给出测试讯号的波状图，由此增加了交换亳伏表的功用。本设计中的上位机软件在VC++6.0环境中开发。3.3.1.上位机串口通信程序设计在VC++6.0环境条件中，设计的串□方式通讯系统软件一般有WindowsAPI函数和MSComm控件二个方式，这二个方式都各有优劣。WindowsAPI函数完成了串口通信，并且是透过直接调出Windows操作系统的函数来完成，具备了很大的操作灵活度，但是需要开发人员对串口开发流程以及—-些更复杂的函数都要非常熟悉。在Windows控制系统中，对串□的使用都是以文件的形式来管理，其中启动、禁用、输入和读出等动作的函数，和文件管理的函数基本相同。MSComm控件，是由微软提出的可以在Windows环境条件下完成串□数据通信的ActiveX控件，提供了通过事件驱动和查询这二个方法处理数据通信的基本控件尽管使用简便，但它自身也具有一定弊端，例如实时性不高、数据处理率较慢和高速通信时准确性不足等弊端；此外，该控件还具有一定的内存泄漏的问题，且长期运行有时会导致系统崩溃。综合了上述原因后，本设计中最终选择了WindowsAPI函数的方法来实现串□通信，并使用了这些方法-般需要开启串□、配置串□、读取串口和禁用串口这□的句柄，但以后对串□方法的各种使用都必须使用这些句柄：设置串□功能，透过直接调出SetupComm预设串□方式的读取缓存空间大小，直接调出SetCommTimeouts预设读取执行方式的超时时间，透过直接调出SetCommState预设串□方法的所有参数，包含波特率、停止位和有无奇偶校验等；经过了上述的二个过程之后，就能够直接重新调用ReadFile或者WriteFile来实现对串□的读取动作了；当实施串行接□动作之后，还必须重新调出CloseHandle来禁用串行接3.3.2更新FPGA固件应用程序设计不管在产品推出后或是在现实试验流程中，FPGA的分配数据都有机会进行改变，而采用FPGA的JTAG方法也只是暂时地把分配数据分析写在FPGA的FPGA分配数据分析写在串行FLASH软件功能中的上位机软件就必不可少。在置文件，当交流亳伏表进入编程模块后，用户便可单击下载按钮完成设置信息数据