CN119180259B 生成可测试性设计架构的方法、装置、设备及存储介质 （西安简矽技术有限公司）

路156号软件新城研发基地二期A9幢三OCC/ATPG.https://zhuanlan.国内首款自研的DFT/d/2407265.html.2024,第本公开提供了一种生成可测试性设计架构技术领域，该生成可测试性设计架构的方法包目信息解析为标准数据结构的可测试性设计DFT层级结构获取模块数据并规划得到DFT架构。本解析得到需要的DFT架构规划数据，进而再根据2将所述项目信息解析为标准数据结构的可测试性设计DFT架依据待测芯片中各个模块的层级信息、各个模块的布局信息所述依据待测芯片中各个模块的层级信息、各个模块的布局信息和各依据模块的层级信息确定出规划的模块是一个独立的根据预设的拆分策略，对于过大的模块拆分做扫描测试，比较小的模依据所述待测芯片顶层的通用双向管脚数量和扫描区块结构，确定3所述解析部分，被配置为将所述项目信息解析为标准数据结构的可测试性设计DFT架依据待测芯片中各个模块的层级信息、各个模块的布局信息所述依据待测芯片中各个模块的层级信息、各个模块的布局信息和各依据模块的层级信息确定出规划的模块是一个独立的根据预设的拆分策略，对于过大的模块拆分做扫描测试，比较小的模述程序或指令被处理器执行时实现如权利要求1至7中任一项所述的生成可测试性设计架4[0001]本公开涉及可测性设计技术领域，尤其涉及一种生成可测试性设计架构的方法、[0004]但DFT架构设计对工程师的要求非常高，通常需要经验丰富的工程师根据项目的[0009]在一些实施例中，将项目信息解析为标准数据结构的可测试性设计DFT架构规划[0010]在一些实施例中，将项目信息解析为标准数据结构的可测试性设计DFT架构规划[0011]在一些实施例中，将项目信息解析为标准数据结构的可测试性设计DFT架构规划5各个模块中的引脚信息；将项目信息解析为标准数据结构的可测试性设计DFT架构规划数分，被配置为将项目信息解析为标准数据结构的可测试性设计DFT架构规划数据；规划部6[0037]如图1所示，该生成可测试性设计架构的方法可以包括下述的步骤S101至步骤7制信号的寄存器总数；待测芯片中可供DFT使用的GPIO信息指的是可以被用于测试目的的[0041]获取到的项目信息通常为固定格式，如实际应用中，由于json（JavaScriptObjectNotation）易于阅读和编写，同时也易于机器解析和生成，通常将项目信息按照[0042]在步骤S102中，将项目信息解析为标准数据结构的可测试性设计DFT架构规划数[0044]最终解析得到DFT架构规划数据用于表征：待测芯片中包括的各个模块为独立模[0046]如下示出了从项目信息中将DFT流程中所需要的所有工具转化为一个命名为8构体中，如若项目信息中对成员dftToolName为进行赋值，则按照“flowTool”中定义的[0062]本公开中自定义的标准数据结构的目的是能够在程序中能高效地调用该项目信[0064]按照模块的层级结构，逐层获取每个模块的DFT架构规划数据并规划得到最终的[0068]"design_type":"standard",[0074]"isLayout":"true",[0075]"FFcount":101000,[0076]"hasMemory":"true",[0077]"GPIO_info"_:"",9[0084]"isLayout":"true",[0085]"FFcount":500365,[0086]"hasMemory":"true",[0095]"isLayout":"false",[0096]"FFcount":5000,[0097]"hasMemory":"true",[0098]"GPIO_info":"",了用于对存储器1进行测试的片上存储器内建自测试（MemoryBuiltInSelfTest，控制usb的测试流程的测试控制单元3。扫描模块需要进行扫描插入，包括插入嵌入式确定性测试（EmbeddedDeterministicTesting，edt片上时钟控制器（OnChipClockController，occ扫描封装（scan[0109]本实施例中，在DFT架构中规划出扫描区块结构，每个扫描区块可以单独进行测[0114]MBIST是一种用于检测存储器的自动测试技术，具体为测试控制模块接收到开始和给出测试激励。因此，对于包括存储器的模块，需要规划专门用于进行存储器测试的各个模块中的引脚信息；上述步骤S102将项目信息解析为标准数据结构的可测试性设计[0116]边界扫描测试通过在集成电路的内部逻辑和每个模块的扫描的原理是在核心逻辑电路的输入和输出端口都增加一个寄存器，通过将这些输入/输按照模块层级结构获取模块数据并规划得到DFT架构之后，该生成可测试性设计架构的方修复请求，这些数据用来在DFT执行阶段自动产生DFT插入的工具脚本来实现MBIST和存[0123]"REQUIREMENT":true,[0126]"TMS":"tms_p",[0127]"TCK":"tck_p",[0128]"TDI":"tdi_p",[0129]"TDO"_:"tdo_p",[0144]"SUB_BSCAN_TCD_FIL[0146]"AUXILIARY_PIN_MUX_OUTPUT_PORT_LIST":["portbout_p"],[0147]"AUXILIARY_PIN_MUX_INPUT_PORT_LIST":["portain_p"],[0151]"REQUIREMENT":true,[0152]"REPAIRE_REQUIREMENT":true,[0153]"MBIST_C1_PORT_PIDFT架构中规划了用于控制整个待测芯片的测试流程的测试控制单元40，用于对GPIO或者于控制子系统2中模块2测试流程的测试控制单元48，用于对模块2中的存储器进行测试的[0164]本公开一些实施例中该解析部分502，具体被配置为依据各个模块中的存储器信[0170]请参考图6，其示出了本公开一个示例性实施例提供的电子设备的硬件结构示意（DigitalSignalProcessing，DSP）、现场可编程门阵列（Field－Programmable程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能存储器（Read_OnlyMemory，ROM）。可选地，该存储器620包括非瞬时性计算机可读介质可存储用于实现操作系统的指令、用于至少一个功能的指令（比如触控功能、声音播放功子设备的使用所创建的数据等。[0182]所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售