任务 4 集成逻辑电路的连接和驱动_第1页
任务 4 集成逻辑电路的连接和驱动_第2页
任务 4 集成逻辑电路的连接和驱动_第3页
任务 4 集成逻辑电路的连接和驱动_第4页
任务 4 集成逻辑电路的连接和驱动_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字电路实训指导(含实训工单)职业教育电子信息类专业产教融合新形态教材任务四

集成逻辑电路的连接和驱动数字电子技术实验目录01学习目标02工作任务03基础知识04技能训练05问题探究课程概览明确方向与目标夯实基础与技能探究问题与总结学习目标掌握TTL和CMOS集成逻辑电路输入、输出电路的性质。掌握连接集成逻辑电路时应遵守的规则。工作任务硬件测试技能掌握TTL和CMOS集成逻辑电路连接和驱动的测试技能。电路仿真验证应用SmartEDA(或Multisim)仿真软件搭建电路并进行验证。PCB版图绘制应用嘉立创EDA软件绘制印制电路板图。基础知识:TTL电路的输入输出特性输入级特性多采用多发射极三极管,高电平时输入电流极小(~0.04mA),低电平时有较大流出电流(~-1mA)。输出级特性采用推拉式结构,高电平拉电流能力有限(~5mA),低电平灌电流能力较强(LS系列约8mA)。扇出系数(Fan-out)主要受低电平负载能力限制,74LS系列典型值为20,即一个门电路可驱动20个同类负载。基础知识:CMOS电路的输入输出特性输入级特性电压控制器件,输入阻抗极高(>10¹⁰Ω),输入电容很小(<5pF)。对输入电平要求严格,高电平通常>3.5V,低电平<1.5V。输出级特性对称互补结构,高低电平驱动能力相同但相对较弱。输出高电平接近电源电压(VDD),输出低电平接近地电位(GND)。扇出系数(Fan-out)直流负载能力极强,但高频时受后级输入电容限制,实际扇出数会随频率升高而下降。基础知识:集成逻辑电路的连接规则电平匹配输出高电平VoH(前级)≥输入高电平ViH(后级)输出低电平VoL(前级)≤输入低电平ViL(后级)电流匹配高电平输出电流IoH(前级)≥n×高电平输入电流IiH(后级)低电平输出电流IoL(前级)≥n×低电平输入电流IiL(后级)注:n为后级负载门的数目基础知识:不同类型电路的连接TTL->TTL电平、电流均匹配,可直接连接。TTL->CMOS电平不匹配,需加上拉电阻。CMOS->TTL电流不匹配,需用驱动器。CMOS->CMOS电平、电流均匹配,可直接连接。技能训练:训练内容与器材训练内容测试TTL驱动CMOS电路(74LS00→CC4001)。测试CMOS驱动TTL电路(CC4001→74HC00)。使用仿真软件搭建电路并验证。训练器材直流稳压电源、逻辑电平显示器、逻辑电平开关、数字万用表。集成电路实验板、74LS00、CC4001、74HC00芯片。3kΩ电阻、连接导线若干。技能训练:实验电路TTL驱动CMOS电路图1-4-474LS00驱动CC4001测试电路CMOS驱动TTL电路图1-4-5CC4001驱动74HC00测试电路技能训练:实验步骤TTL驱动CMOS测试按图接线,注意在TTL输出端与CMOS输入端之间串联3kΩ上拉电阻。测试不同输入组合下的输出。CMOS驱动TTL测试按图接线。测试不同输入组合下的输出。仿真验证在Multisim中搭建上述电路,重复测试并对比结果。问题探究在TTL驱动CMOS电路中,如果不加“上拉

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论