任务1 触发器逻辑功能测试

数字电路实训指导（含实训工单）职业教育电子信息类专业产教融合新形态教材任务一

触发器逻辑功能测试数字电子技术实验学习目标与工作任务学习目标掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。掌握集成触发器（如74LS112,74LS74）的逻辑功能。了解触发器之间相互转换的方法。工作任务掌握基本RS、JK和D触发器逻辑功能的测试技能。应用SmartEDA或Multisim仿真软件搭建电路并验证。应用嘉立创EDA软件绘制印制电路板图。基础知识：触发器的定义与特性定义触发器是一种具有记忆功能的二进制信息存储器件，是构成各种时序电路最基本的逻辑单元。核心特性记忆性：输出不仅取决于当前的输入，还取决于过去的输入历史（即电路的“现态”）。双稳态：在没有外部触发信号时，能够稳定地保持在两种状态（0或1）之一。可触发性：在特定的外部信号（如时钟脉冲CP）作用下，可以从一个稳定状态转换到另一个稳定状态。基本类型：根据逻辑功能可分为RS、JK、D、T触发器。触发器类型一：基本RS触发器构成由两个与非门（或或非门）交叉耦合构成。输入：置0端，低电平有效。：置1端，低电平有效。功能特点无时钟控制，电平触发，结构简单但有不定态。图3-1-1基本RS触发器逻辑示意图和逻辑符号触发器类型二：集成JK触发器(74LS112)简介16引脚TTL集成电路，内部包含两个完全独立的JK触发器单元。核心输入J,K:数据输入端，决定触发器状态。CP:时钟脉冲，下降沿触发。,:异步置1/置0，低电平有效，优先级最高。逻辑功能保持(J=K=0)置1(J=1,K=0)置0(J=0,K=1)翻转(J=K=1)74LS112引脚排列图注：芯片包含两个独立JK触发器，引脚1-8为第一个触发器，引脚9-16为第二个触发器。图3-1-2集成双JK触发器74LS112的引脚排列和逻辑符号集成JK触发器(74LS112)表3-1-2集成双JK触发器74LS112的逻辑功能表触发器类型三：集成D触发器(74LS74)简介16引脚TTL集成电路，内部包含两个完全独立的D触发器单元。核心输入D:数据输入|CP:时钟(上升沿触发)|、:异步置位/复位逻辑功能CP上升沿时刻，输出Q跟随输入D变化；其余时刻Q保持不变。主要特点结构简单，使用方便，是时序逻辑电路的基础，应用极其广泛。74LS74引脚排列图常用于数据锁存、移位寄存器、分频器等数字电路设计。图3-1-4集成双D触发器74LS74的引脚排列和逻辑符号集成D触发器(74LS74)表3-1-3集成双D触发器74LS74的逻辑功能表触发器的相互转换JK触发器→D触发器将K端通过非门接至J端(K=¬J)，J端作为D输入，实现Qn+1=D。JK触发器→T触发器将J、K端短接作为T输入。T=0时保持，T=1时翻转。D触发器→T'触发器将输出直接连接到D输入端，实现每CP脉冲翻转一次。图3-1-6D触发器转换成T'

触发器图3-1-5JK触发器转换为T触发器、T'

触发器技能训练：实验内容与器材实验内容用与非门74LS00构成基本RS触发器并测试其功能。测试集成双JK触发器74LS112的逻辑功能。测试集成双D触发器74LS74的逻辑功能。应用仿真软件搭建电路并验证。应用嘉立创EDA绘制PCB板图。核心器材TTL集成电路:74LS00,74LS112,74LS74实验板、导线逻辑电平输入/输出设备数字信号发生器(时钟脉冲)实验步骤：测试基本RS触发器实验任务使用74LS00芯片中的两个与非门，交叉耦合构成基本RS触发器电路。接线说明交叉连接两个与非门的输出与输入。剩余输入端作为置位端和复位端。输出端作为状态端Q和。功能测试设置不同的

、

状态，验证置0、置1、保持及不定态。图3-1-1基本RS触发器功能接线图实验步骤：测试JK触发器(74LS112)接线说明取74LS112芯片，选择其中一个JK触发器。异步端：设置、,(使其不影响正常功能)。数据输入：1J,1K接逻辑电平开关。时钟输入：1CP接数字信号发生器，设置为方波信号。输出：1Q接逻辑电平显示器。功能测试固定J和K的值，观察CP脉冲下降沿时Q的状态变化。依次测试J、K的四种组合(00,01,10,11)，验证保持、置0、置1和翻转功能。特别注意观察，状态变化是否只发生在CP的下降沿。测试JK触发器(74LS112)图3-1-9测试集成双JK触发器74LS112中单一JK触发器的

、

的复位、置位功能接线图实验步骤：测试D触发器(74LS74)接线说明取74LS74芯片，选择其中一个D触发器。异步端：设置、，使其处于工作状态。数据输入：1D接逻辑电平开关，用于输入数据。时钟输入：1CP接数字信号发生器，设置为方波。输出：1Q接逻辑电平显示器，观察输出状态。功能测试改变D输入端的状态（0或1）。观察CP脉冲上升沿时Q的状态变化，验证Q是否等于CP上升沿时刻的D值。观察在CP高/低电平期间改变D值，Q是否保持不变。测试D触发器(74LS74)图3-1-10测试集成双D触发器74LS74中单一D触发器逻辑功能的接线图问题探究与总结问题探究基本RS、JK和D触发器的触发方式有何不同？（电平触发vs.边沿触发）什么是“空翻”现象？边沿触发是如何克服空翻的？总结JK触发器和D触发器各自的优缺点和应用场景。实