2025年计算机组成原理模拟习题与答案

2025年计算机组成原理模拟习题与答案一、数据表示与运算1.已知十进制数x=-123.625，要求：（1）将x表示为8位定点补码（整数部分占4位，小数部分占4位，含符号位）；（2）将x转换为IEEE754单精度浮点数格式（用十六进制表示，需写出计算过程）。答案：（1）定点补码计算：整数部分：123的二进制为1111011，取4位整数部分（含符号位），原码为1111011（符号位1表示负），但需截断为4位整数（含符号位），即整数部分为-15（二进制1111），小数部分0.625=0.1010（4位）。补码计算：原码为11111010（符号位+整数+小数），负数补码为符号位不变，数值位取反加1。数值位1111010取反得0000101，加1得0000110，故补码为10000110（即10000110）。（2）IEEE754单精度浮点数：x=-123.625=-（1111011.101）₂，规格化后为-1.111011101×2⁶。符号位S=1；指数E=6+127=133，二进制为10000101；尾数M=11101110100000000000000（取23位，原数去掉隐含的最高位1）。组合后：SEM=11000010111101110100000000000000，转换为十六进制：10000101111011101000000000000000→85EE8000（注意字节顺序为高位在前，实际存储为41EE8000？需重新核对：10000101是133的二进制，即85H，尾数前8位11101110是EEH，接下来8位10000000是80H，最后8位00000000是00H，故整体为C1EE8000？符号位为1，所以最高位是1，即第一个字节应为11000010（即C2？），正确计算：规格化数：-1.111011101×2⁶，符号位1，指数6+127=133=10000101（85H），尾数为11101110100000000000000（23位）。二进制排列为：11000010111101110100000000000000，共32位，分组为：11000010111101110100000000000000→转换为十六进制：C2F74000？需重新计算：指数133的二进制是10000101（8位），尾数前23位是11101110100000000000000（即去掉隐含的1后的部分）。32位排列：符号位（1位）+指数（8位）+尾数（23位）=11000010111101110100000000000000拆分为4字节（每8位）：第1字节：11000010（C2H）第2字节：11101110（EEH）第3字节：10000000（80H）第4字节：00000000（00H）因此，IEEE754单精度表示为C2EE8000（十六进制）。二、运算器设计2.已知x=0.1011（原码），y=-0.1101（原码），均为定点小数（符号位1位，数值位4位），用原码一位乘法计算x×y的结果（要求写出计算过程，包括部分积、乘数寄存器的变化）。答案：原码乘法符号位单独处理，数值位取绝对值相乘。x符号位0，y符号位1，结果符号位0⊕1=1。x绝对值=0.1011（二进制），y绝对值=0.1101（二进制），转换为无符号数相乘：1011×1101。乘法过程（部分积初始为0，乘数寄存器存y绝对值，末位为判断位）：步骤1：乘数末位=1，部分积+1011→0000+1011=1011，右移1位→0101（部分积），乘数寄存器右移1位→1110（原1101右移，高位补原符号位0）。步骤2：乘数末位=0，部分积+0000→0101+0000=0101，右移1位→0010（部分积），乘数寄存器右移1位→0111。步骤3：乘数末位=1，部分积+1011→0010+1011=1101，右移1位→0110（部分积），乘数寄存器右移1位→1011（原0111右移，高位补0）。步骤4：乘数末位=1，部分积+1011→0110+1011=10001（截断为4位）→0001（保留低4位），右移1位→0000（部分积），乘数寄存器右移1位→1101（最终乘数）。最终数值位为10001111（实际应为8位，因4位×4位=8位），正确过程应为：初始部分积P=0000，乘数C=1101（y绝对值），计数器n=4。n=4：C末位=1→P=P+X=0000+1011=1011；右移→P=0101，C=1110（高位补0），n=3。n=3：C末位=0→P=P+0=0101；右移→P=0010，C=0111，n=2。n=2：C末位=1→P=0010+1011=1101；右移→P=0110，C=1011，n=1。n=1：C末位=1→P=0110+1011=10001（取低4位为0001）；右移→P=0000（保留低4位），C=1101（最终）。实际乘积数值位为10001111（即0.10001111），符号位为1，故结果为-0.10001111（原码）。三、存储器系统3.某计算机主存容量为512MB，按字节编址；cache容量为16KB，块大小为64字节，采用8路组相联映射方式。（1）计算主存地址中标记（Tag）、组号（Index）、块内偏移（Offset）各占多少位；（2）若cache的命中率为98%，主存访问时间为80ns，cache访问时间为10ns，求平均访问时间（AMAT）；（3）若某主存块映射到cache的第15组，写出该主存块可能的块号范围。答案：（1）主存地址位数：512MB=2²⁹B，故地址29位。块大小=64B=2⁶B，偏移位Offset=6位。cache组数=cache容量/(块大小×路数)=16KB/(64B×8)=16×1024/(64×8)=32组=2⁵组，故组号Index=5位。标记位Tag=29-5-6=18位。（2）AMAT=命中率×cache访问时间+失效率×（cache访问时间+主存访问时间）=0.98×10ns+0.02×(10ns+80ns)=9.8ns+0.02×90ns=9.8+1.8=11.6ns。（3）组相联映射中，主存块号与cache组号的关系为：组号=主存块号mod组数。已知组号=15，组数=32，故主存块号=32k+15（k≥0）。主存总块数=512MB/64B=8M=2²³块，故k的范围为0≤k<2²³/32=2¹⁸，因此主存块号范围是15,47,79,...,(32×2¹⁸-1)+15（即块号=15+32k，k=0到262143）。四、指令系统与CPU设计4.某计算机字长32位，指令系统支持60种操作，采用扩展操作码设计，支持以下寻址方式：立即数（Imm）、寄存器（Reg）、寄存器间接（RegInd）、直接（Dir）、基址（Base）。要求设计指令格式，满足以下条件：单字长指令（32位）；最多包含2个源操作数和1个目的操作数（共3个操作数）；立即数寻址时，立即数占16位；寄存器寻址时，寄存器号占5位（32个通用寄存器）；直接寻址时，地址占20位；基址寻址时，基址寄存器号占5位，偏移量占15位；寄存器间接寻址时，寄存器号占5位。（1）设计一种可行的指令格式（需标注各字段位数及含义）；（2）若某指令为“ADDR1,R2,Imm”（R1=R2+Imm），说明该指令各字段的编码方式。答案：（1）扩展操作码设计：60种操作，操作码至少6位（2⁶=64≥60）。操作数寻址方式需编码，每个操作数的寻址方式占3位（5种方式，2³=8≥5）。假设指令格式为：操作码（6位）+目的操作数寻址方式（3位）+源1寻址方式（3位）+源2寻址方式（3位）+操作数字段（剩余位）。当三个操作数均为寄存器寻址时，每个寄存器号占5位，总需6+3×3+3×5=6+9+15=30位，剩余2位未使用（可置0）。当源2为立即数寻址时，立即数占16位，此时操作数字段为：目的寄存器（5位）+源1寄存器（5位）+立即数（16位），总长度6+3×3+5+5+16=6+9+26=41位（超过32位，不可行）。因此需调整，采用变长操作码扩展。另一种方案：操作码（6位）+寻址方式组合（3位×3=9位）+操作数字段（17位）。例如：若三个操作数均为寄存器（Reg），则操作数字段为R_dst（5）+R_src1（5）+R_src2（5）=15位，剩余2位填充。若源2为立即数（Imm），则操作数字段为R_dst（5）+R_src1（5）+Imm（16）=26位，总长度6+9+26=41位（仍超）。正确设计应基于操作数类型动态分配字段。例如，操作码（6位）+目的寻址方式（3位）+源1寻址方式（3位）+源2寻址方式（3位），剩余32-6-9=17位分配给操作数：若目的为Reg（5位），源1为Reg（5位），源2为Imm（16位），则总需5+5+16=26位>17位，不可行。因此需限制立即数长度为11位（17-5-5=7？矛盾）。合理设计应为：当指令包含立即数时，减少操作数数量。例如，双操作数指令（目的+源），但题目要求最多3个操作数。最终采用固定操作码+寻址方式编码，操作数字段按寻址方式动态分配：操作码（6位）|寻址方式1（3位）|寻址方式2（3位）|寻址方式3（3位）|操作数1（a位）|操作数2（b位）|操作数3（c位）总长度=6+3×3+a+b+c=32→a+b+c=23。例如，当三个操作数均为Reg（5位），则a=b=c=5，总23=5+5+13（剩余13位未使用，不合理）。正确方案应为：操作码（8位，256种≥60），减少操作码位数冗余。操作码（6位）+寻址方式（3×3=9位）+操作数（17位），其中：寄存器寻址：5位/操作数，最多3个寄存器需15位，剩余2位；立即数寻址：16位，需占用16位，此时只能有1个立即数和2个寄存器（5+5+16=26>17，不可行）。因此，题目条件可能需调整，实际设计中通常限制立即数长度为16位时，指令为双操作数（如“ADDR1,Imm”），或采用多字长指令。但根据题目要求，单字长指令下，可行格式为：操作码（6位）|目的寻址（3位）|源1寻址（3位）|源2寻址（3位）|目的操作数（5位）|源1操作数（5位）|源2操作数（5位）|填充（2位）此格式支持三个寄存器操作数，其他寻址方式通过扩展操作码实现（如操作码前几位固定，后几位表示寻址方式）。（2）指令“ADDR1,R2,Imm”中，操作码为ADD的编码（如000001），目的寻址方式为Reg（编码001），源1寻址方式为Reg（001），源2寻址方式为Imm（010）。操作数字段：目的寄存器R1（5位，如00001），源1寄存器R2（5位，如00010），立即数Imm（16位，如具体数值的二进制）。总长度6+3×3+5+5+16=6+9+26=41位（矛盾），故实际应调整为源2立即数占11位（32-6-9-5-5=7位，仍不足），说明题目条件需放宽，或采用变长操作码。五、流水线与CPU控制5.某CPU采用5级流水线（取指IF、译码ID、执行EX、访存MEM、写回WB），各阶段延迟均为200ps。（1）计算流水线的时钟周期；（2）若连续执行10条无相关的指令，求流水线的实际吞吐率（指令数/秒）；（3）若第3条指令（I3）的EX阶段结果需作为第4条指令（I4）的ID阶段源操作数，未采用转发技术时需插入多少个气泡？采用转发技术后需插入多少个气泡？答案：（1）流水线时钟周期等于最长阶段延迟，即200ps。（2）流水线执行时间=（k+n-1）×T，k=5级，n=10条，T=200ps。总时间=(5+10-1)×200ps=14×200=2800ps=2.8ns。吞吐率=10/(2.8×10⁻⁹)=3.57×10⁹指令/秒。（3）I3的EX结果在EX阶段结束时（第3+2=5周期）可用，I4的ID阶段在第4周期需要该数据（ID阶段在第4周期）。未转发时，I4的ID阶段需等待到I3的WB阶段（第5周期结束），因此需插入2个气泡（I4的ID阶段延迟2周期）。采用转发技术后，EX阶段结果可直接转发到ID阶段的输入端，无需等待，故插入0个气泡。六、总线与I/O系统6.某同步总线的时钟频率为200MHz，总线宽度为64位，每个总线周期包含4个时钟周期，每个周期传输1个64位数据。（1）计算总线带宽（MB/s）；（2）若采用异步总线，请求与应答信号的握手时间为20ns，传输64位数据需多少次握手？总传输时间为多少？答案：（1）时钟周期=1/200MHz=5ns。每个总线周期=4×5ns=20ns。每周期传输64位=8B。带宽=8B/20ns=400MB/s（8B/(20×10⁻⁹s)=4×10⁸B/s=400MB/s）。（2）异步总线传输64位数据需1次握手（请求→应答）。握手时间=20ns（从请求到应答），数据传输时间忽略（假设握手完成后数据已稳定）。总传输时间=20ns（握手时间）+数据传输时间（近似0）=20ns。七、综合应用题7.设计一个16位ALU，支持以下运算：算术运算：加法（ADD）、减法（SUB）、加1（INC）；逻辑运算：与（AND）、或（OR）、非（NOT）；移位运算：算术左移（ASL）、逻辑右移（LRS）。（1）画出ALU的结构框图（标注关键部件）；（2）说明控制信号的编码方式（至少6位控制信号）；（3）若输入A=101010101010101