CN119451207A 一种制造半导体器件的方法和垂直叠置半导体器件 （中国科学院微电子研究所）

一种制造半导体器件的方法和垂直叠置半本公开提供了一种制造半导体器件的方法向上叠置的下部场效应晶体管和上部场效应晶层栅堆叠的下表面和源/漏层的下表面相接；在下部场效应晶体管中栅堆叠显露的下表面和源/一方向上的两侧与下部场效应晶体管中源/漏层2在衬底上设置在竖直方向上叠置的下部场效应晶体管和上部场效场效应晶体管中最下层栅堆叠的下表面和源/漏层的下对所述衬底进行刻蚀，从而显露所述下部场效应晶体管中最下层栅堆叠的下表面和在所述下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面形成全硅化对所述全硅化物层进行构图，以去除位于所述下部场效应晶体管时形成在所述开口在所述第一方向上的两侧与所述下部场效应晶体管中源/漏层的下表面在所述开口内填充电介质材料，从而将填充在所述开口内将所述下部场效应晶体管和所述上部场效应晶体管进行倒置，使得所体管中栅堆叠显露的下表面和源/漏层显露在朝向上方的所述下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面按照包围所述沟道层的栅堆叠在所述第一方向上的宽度，沿所述第二形成包围所述下部场效应晶体管和所述上部场效应晶体管从上方刻蚀所述介质层，以形成显露所述上部场效应晶体管的源/漏层按照所述源/漏层开口的投影面突出于所述上部场效应晶体管的源/漏层的投影面的3在显露所述导电材料下表面的开口内填充导电材料，从6.根据权利要求5所述的方法，其中，所述接触孔用漏层与接地端电连接；或者所述接触孔用于将所述上部场效应晶体管的源/漏层与位线端在所述衬底上依次设置下部叠层结构、中间层和上部叠层结构对所述下部叠层结构、所述中间层和所述上部叠层结构连同所述衬底的上部进行构在所述衬底上形成沿与所述第二方向延伸从而与所形成与所述下部叠层结构中的所述沟道层的显露的侧表面相接的所述下部场效应晶体管的源/漏层以及与所述上部叠层结构中的所述沟道层的显露的侧表面相接的所述上部在竖直方向上叠置的下部场效应晶体管和上部场效应晶体管；介在所述多个沟道层在第一方向上的两侧与所述沟道层所述下部场效应晶体管的源/漏层的下表面被硅化物图案的上表面覆盖，所述硅化物与所述上部场效应晶体管的源/漏层上表面相接的接触孔，从所述上部场效应晶体管的一侧向下方延伸，以便于从所述垂直叠置半导体器件的背侧与位线端或者接地端电连45Gate_All_AroundField_EffectTransistor，纳米片环栅场效应晶体管）将会在3nm及对衬底进行刻蚀，从而显露下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表在第一方向上的两侧与下部场效应晶体管中源/漏层的下表面相接的硅化层图案；在开口[0006]根据本公开的实施例，在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显得下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面朝向上方；在朝向上6[0010]根据本公开的实施例，接触孔用于将上部场效应晶体管的源/漏层与接地端电连部场效应晶体管，以及介于下部场效应晶体管和上部场效应晶体管之间的器件间隔离层，结构中的沟道层的显露的侧表面相接的下部场效应晶体管的源/漏层以及与上部叠层结构中的沟道层的显露的侧表面相接的上部场效应晶体管的源/漏层；以及将牺牲栅和牺牲层层的栅堆叠下表面被下部隔离层覆盖；下部场效应晶体管的源/漏层的下表面被硅化物图上部场效应晶体管的源/漏层上表面相接的接触孔，从上部场效应晶体管的一侧向下方延7场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面一次性形成覆盖器件整个下口，同时形成在该开口在第一方向上的两侧与下部场效应晶体管中源/漏层的下表面相接现了栅极下自对准介质隔离，可以有效去除由于衬底而导致的纳米片沟道背部寄生硅沟[0019]图2示意性示出了根据本公开实施例的集成电路核心晶体管结构的演进路径的示[0022]图5示意性示出了根据本公开实施例的垂直叠置半导体器件的制造方法的流程[0026]图8B示意性示出了根据本公开实施例的垂直叠置半导体器件中顶层结构的示意[0027]图8C示意性示出了根据本公开实施例的垂直叠置半导体器件中底层结构的示意[0028]图8D示意性示出了根据本公开实施例的垂直叠置半导体器件中背侧接触的示意[0029]图9A示意性示出了根据本公开实施例的垂直叠置半导体器件沿第一方向延伸的[0030]图9B示意性示出了根据本公开实施例的垂直叠置半导体器件沿第二方向延伸的[0031]图10A~图10E示意性示出了根据本公开实施例的垂直叠置半导体器件的层结构的8[0035]图51示意性示出了根据本公开实施例的基于垂直叠置半导体器件实现的SRAM结[0040]在本公开实施例中，以图1示出的技术发展路线为示例对集成电路的发展进程进导体工艺节点所表示的尺寸由高到低的顺序对集成电路的制造工艺进行排序，依次为体管为例，在这两个晶体管是利用顺次集成工艺制得的情况下，二者沟道材料彼此之间可9集成工艺可以包括直接在鳍结构401上生长包围多个沟道层的多晶硅层402，再进行处理，[0046]在此基础上，本公开的提供了一种制造半导体器件的方法和垂直叠置半导体器从而显露下部场效应晶体管中最下层栅堆叠的下表面和源/漏层的下表面。在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表面形成全硅化物层。对全硅化物层进[0051]在操作S503，在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表堆叠下表面的全硅化物层，从而形成显露下部场效应晶体管中最下层栅堆叠下表面的开口，同时形成在开口在第一方向上的两侧与下部场效应晶体管中源/漏层的下表面相接的硅化层图案。的各个轴向。图10A~10E示例性示出了图8A中用于实现SRAM的垂直叠置半导体器件的层结[0060]根据本公开的实施例，在衬底SUB上设置在竖直方向上叠置的下部场效应晶体管下部叠层结构、中间层103和上部叠层结构具有在第一方向上被显露的侧表面。将中间层103替换为器件间隔离层114。形成与下部叠层结构中的沟道层101的显露的侧表面相接的下部场效应晶体管的源/漏层117以及与上部叠层结构中的沟道层101的显露的侧表面相接[0062]在本公开的第一种实施例中，位于中间层103上方的沟道层101的材料可以为p型层101和位于中间层103下方的沟道层101各自的材料可以同为n型掺杂硅或者同为p型掺杂106，并利用回刻工艺将电介质材料106刻蚀为低于由衬底SUB构成的下部鳍的上表面或与下部叠层结构中的内侧墙113外侧表面在竖直方向上实质对齐，因此本公开的上述垂直叠置半导体器件的上部源/漏层119的水平截面的面积与下部源/漏层117的水平截面的面积上方的场效应晶体管和位于下方的场效应晶体管在竖直方向上侧边未对齐的不利及图21B~图27B，在位于器件间隔离层114下的沟道层101两侧形成与沟道层101接触的下沟道层101的侧壁，并在所暴露的沟道层101的侧壁上，外延生长源/漏材料并进行原位掺源/漏层117上沉积电介质材料118，并将电介质材料118刻蚀为不高于器件间隔离层114的[0068]在空腔121_1和空腔121_2的内侧壁依次形成围绕沟道层101的栅堆叠。该栅堆叠xxO5或La2O3中的一种或几种的组合。P型功函数层123的材料可以为氮化钛[0069]通过使用选择性刻蚀工艺刻蚀位于器件间隔离层114上方的P型功函数层123而保下层的P型场效应晶体管可以形成为N型场开口128_2和开口128_3内填充导电材料，从而形成接触孔127_1、接触孔127_2和接触孔公开实施例中，第一组场效应晶体管和第二组场效应晶体管各自包括通过刻蚀衬底SUB而[0075]具体地，可以在下部场效应晶体管中栅堆叠显露的下表面和源/漏层显露的下表倒置，使得下部场效应晶体管中栅堆叠显露的下表面和源/漏层117显露的下表面朝向上方。在朝向上方的下部场效应晶体管中栅堆叠显露的下表面和源/漏层117显露的下表面物理刻蚀等方式。在第一方向上位于两个硅化层图案FSP之间的开口在第一方向上的长度[0077]继续以第一组场效应晶体管中的四个场效应晶体管和第二组场效应晶体管中的开口在竖直方向上的投影面在第二方向上突出于上部场效应晶体管的源/漏层在竖直方向下表面的开口内填充导电材料，从而形成与上部场效应晶体管的源/漏层119相接的接触[0079]具体地，在衬底SUB下层沉积电介质材料并对电介质材料和衬底SUB一起进行光源/漏层119接触的导电材料的开口132_1和开口132_2形成位于器件背部的层间接触通孔。化层图案FSP之间的下部隔离层129的介质，因此衬底SUB会与下部场效应晶体管中最下层晶体管中栅堆叠显露的下表面和源/漏层117显露的下表面一次性形成覆盖器件整个下表括但不限于ALD（AtomicLayerDeposition，原子层沉积）、CVD（ChemicalVapor彼此间隔开地叠置的多个沟道层101。在多个沟道层101在第一方向上的两侧与沟道层101中没有示出）其中，下部场效应晶体管5001中最下层的栅堆叠下表面被下部隔离层129覆应晶体管5002的源/漏层119上表面相接的接触孔（对应于上述接触孔133_1和接触孔133_2从上部场效应晶体管5002的一侧向下方延伸，以便于从垂直叠置半导体器件5000的背堆叠包括在下部场效应晶体管中的多个沟道层101中最下方的沟道层101的下表面上的部[0087]根据本公开的实施例，垂直叠置的上部场效应晶体管和下部场效应晶体管为多组，多组垂直叠置的场效应晶体管中的两组垂直叠置的场效应晶体管构成为反相器结构，[0088]根据本公开的实施例，针对用于构成反相器结构的两组垂直叠置的场效应晶体垂直叠置的场效应晶体管中，一组垂直叠置的场效应晶体管的两个源层均电连接至接地[0089]具体地，以下以图51为示例对本公开上述垂直叠置半导体器件的结构进行阐图51示意性示出了根据本公开实施例的基于垂直叠置半导体器件实现的SRAM结构的示意图51中省略了介质层的示意。应当理解，本公开的实施例中的介质层可以根据需求设置于图51左下方衬底SUB上的多个场效应晶体管定义为上述第一组场效应晶体管，并且定义将第一组场效应晶体管中位于右上方的晶体管定义为下拉晶体管PD1；将第一组场效应晶接的公共层对应于传输晶体管AC1、上拉晶体管PU1和下拉晶体管PD1各自的第一源/漏层。其中，传输晶体管AC1可以通过与位于传输晶体管AC1的栅结构另一侧的第二源/漏层相接电连接至字线端。上拉晶体管PU1可以通过与位于上拉晶体管PU1的栅结构另一侧的第二源/漏层相接的源层接触孔电连接至电源端；下拉晶体管PD1可以通过与位于下拉晶体管效应晶体管中叠置的拉电晶体管可以构成为反相器，上拉晶体管PU1可以实现上拉公共层第二组场效应晶体管中位于左下方的晶体管定义为下拉晶体管PD2；将第二组场效应晶体至字线端。上拉晶体管PU2可以通过与位于上拉晶体管PU2的栅结构另一侧的第二源/漏层下拉晶体管PD2的栅结构可以通过接触孔与第一组场效应晶体管中的公共层电连接，从而孔，和用于使传输晶体管电连接至字线端的接触孔可以是通过上述后道互连工艺制作的，图46A