计算机组成与体系结构70

计算机组成与体系结构计算机系统导论计算机系统被定义为一种数字电子设备，它可以被编程来接收数据输入，然后根据程序指令处理这些数据，并以所需格式提供可用于特定用途的输出。计算机系统是可编程的。这意味着，计算机只会按照程序指令执行任务。计算机系统由软件组件和硬件组件构成。硬件组件是我们可以触摸和交互的物理部件。而软件则是驱动硬件运行所必需的。用户→输入→应用程序软件操作系统系统→输出计算机组成计算机组成原理关注数字计算机的结构和行为。本课程的主要目标是理解计算机硬件的整体基本结构，包括外围设备。尽管计算机领域日新月异、发展迅速，但某些基本概念始终适用。这些概念的应用取决于当前的技术水平以及设计者的性价比目标。本课程旨在深入探讨计算机组成和体系结构的基本原理，并将其与当代设计问题联系起来。计算机组织结构的基本图计算机体系结构

计算机体系结构可以定义为描述计算机功能、管理和实现的规则和方法集。更准确地说，它就是系统执行和运行所遵循的规则。分区计算机体系结构主要可以分为以下三个类别——指令集架构（ISA）——每当向处理器发出指令时，处理器的作用就是读取并执行相应的操作。它为指令分配内存，并根据内存寻址方式（直接寻址或间接寻址）进行操作。微架构——它描述了特定处理器如何处理和实现来自ISA的指令。系统设计——它包括系统中的其他所有硬件组件，例如虚拟化、多处理。计算机体系结构的作用计算机体系结构的主要作用是平衡计算机系统的性能、效率、成本和可靠性。例如——指令集架构（ISA）充当计算机软件和硬件之间的桥梁。它相当于程序员对机器的理解。计算机只能理解二进制语言（例如，0和1），而用户理解高级语言（例如，if-else、while、条件语句等）。因此，为了实现用户与计算机之间的通信，指令集架构（ISA）发挥着至关重要的作用，它将高级语言翻译成二进制语言。结构让我们来看下面给出的计算机体系结构示例结构。通常，计算机体系结构包含以下部分：处理器记忆外围设备以上所有部件都通过系统总线连接，系统总线由地址总线、数据总线和控制总线组成。下图所示为计算机系统——冯·诺依曼于1945年提出了他的计算机体系结构设计，后来被称为冯·诺依曼体系结构。它由控制单元、算术逻辑单元（ALU）、寄存器和输入/输出组成。冯·诺依曼架构基于存储程序计算机的概念，其中指令数据和程序数据存储在同一内存中。这种设计至今仍被大多数计算机所采用。基于冯·诺依曼原理的计算机：使用单处理器指令和数据共用一块内存。按照取指-解码-执行周期执行程序

冯·诺伊曼建筑

冯·诺依曼模型的组成部分：中央处理器公交车存储单元中央处理器：计算机中负责执行大部分数据处理操作的部件称为中央处理器，简称CPU。中央处理器也可以定义为负责执行计算机程序指令的电路。CPU执行各种功能，这些功能取决于计算机中包含的指令类型。

公交车：在多寄存器配置系统中，总线是寄存器之间共享信息的途径。总线结构由一组公共线路组成，每条线路对应寄存器的一位，二进制信息通过这些线路逐位传输。控制信号决定在每次寄存器传输过程中总线选择哪个寄存器。

存储单元：

存储单元是由多个存储单元以及用于信息进出存储单元的相关电路组成的集合。存储器以称为“字”的比特组形式存储二进制信息。存储单元的内部结构由其包含的字数和每个字中的比特数决定。早期历史“需要是发明之母”，这句名言奠定了现代计算机的基础。算盘：最早的计算设备算盘（也称算盘）发明于600年出现了第一台计算设备纳皮尔鱼竿：纳皮尔鱼竿是一种纸板乘法计算器。它是17世纪早期

进化与计算机世代1642年：法国数学家和哲学家布莱兹·帕斯卡发明了第一个使用齿轮的机械数字计算器操作模型，称为“帕斯卡林”算术机。它是用于加法、减法、乘法和除法的。帕斯卡林查尔斯·巴贝奇是“计算机之父”。1822年：他伟大的发明“差分机”用于进行数学计算。它是全自动的，由固定的指令程序控制。1842年：“分析机”是一台自动机器。它每分钟可以完成60次加法运算。分析机的思想是现代数字计算机的基础。查尔斯·巴贝奇的：差分机和分析机1890年：赫尔曼·霍勒里斯博士推出了第一台机电式穿孔卡片数据处理机他的公司最终发展成为国际商业机器公司（IBM）。这台纸质机器代表了计算机数据库软件的起源。穿孔卡片1941年：德国康拉德·宙斯宿舍楼推出了第一台可编程计算机它解决了复杂的工程方程。它也是第一个采用二进制系统而非十进制系统进行计算的。Z3计算机已经从一台大型的简单计算器发展成为一台体积更小但功能更强大的机器。计算机发展至今的历程可以用计算机的世代划分来定义。每一代计算机都是基于一项新的技术而设计的。发展使得计算机变得更好、更便宜、更小巧，功能更强大、速度更快、效率更高，比上一代计算机更强大、更高效。18计算机的几代

19目前，计算机发展至今已经历了五代。在接下来的小节中，我们将从技术（硬件和软件）、计算特性（速度，即每秒执行的指令数）、外观以及应用等方面，对每一代计算机进行讨论。第一代计算机（1940-1956）第一代计算机使用真空管（一种密封的玻璃管，内部接近真空，允许电流自由通过）作为电路，使用磁鼓作为存储器。它们通常体积庞大，占据整个房间。第一代计算机依赖于机器语言。它们的运行成本非常高，而且除了消耗大量电力外，还会产生大量热量，这往往是造成故障（缺陷或损坏）的原因。UNIVAC和ENIAC计算机是第一代计算设备的例子。20优势：它只是一个电子设备首个存储内存的设备

缺点：

体积太大，即尺寸过大真空管经常烧毁它们正在产生热量维护问题21晶体管取代了真空管，开启了第二代计算机的时代。第二代计算机从晦涩难懂的二进制机器语言过渡到符号语言。与此同时，高级编程语言也在发展，例如早期版本的COBOL和FORTRAN。这些也是第一批将指令存储在内存中的计算机。22第二代计算机（1956-1963）优势：尺寸大幅缩小速度非常快非常可靠

缺点：

它们很快就过热了。维护问题23集成电路的发明是第三代计算机的标志。晶体管被小型化并放置在硅芯片上，这种芯片被称为半导体。用户不再使用穿孔卡片和打印输出，而是通过键盘和显示器与第三代计算机进行交互，并与操作系统进行交互。允许设备同时运行多个不同的应用程序。24第三代计算机（1964-1971）优势：

集成电路的尺寸非常小。性能提升生产成本低廉

缺点：

集成电路非常复杂25第三代计算机微处理器带来了第四代计算机，因为数千个集成电路被集成到单个硅芯片上。1971年开发的Intel4004芯片包含了计算机的所有组件。从中央处理器和存储器到输入/输出控制——全部集成在单个芯片上。第四代计算机也见证了图形用户界面、鼠标和手持设备的发展。26第四代计算机（1971年至今）27第四代计算机基于人工智能的第五代计算设备。虽然仍在开发中，但已经有一些应用，例如语音识别。并行处理和超导体的应用正在帮助人工智能成为现实。第五代计算的目标是开发能够响应自然语言输入并具有学习和自组织能力的设备。28第五

计算机世代（现在及未来）29第五代计算机定点数和浮点数表示法

数字计算机使用二进制数系统来表示计算机内部的所有信息。字母数字字符用二进制位（即0和1）表示。数字表示更容易设计，存储方便，准确性和精确度更高。数字表示技术有很多种，例如：二进制数系统、八进制数系统、十进制数系统和十六进制数系统等。但是，二进制数系统是数字计算机系统中表示数字最相关、最流行的。存储实数这些结构如下所示——现代计算机中存储实数（即包含小数部分的数字）主要有两种方法：(i)定点表示法和(ii)浮点表示法。定点表示法的小数点后位数是固定的，而浮点数表示法允许小数点后位数可变。定点表示法——这种表示法的整数部分和小数部分都使用固定位数的比特。例如，如果给定的定点表示为IIII.FFFF，则可以存储最小值0000.0001和最大值9999.9999。定点数表示法包含三个部分：符号域、整数域和小数域。

我们可以用以下方式表示这些数字：有符号表示：范围从-(2(k-1)-1)到(2(k-1)-1)，其中k位。1的补码表示：范围从-(2(k-1)-1)到(2(k-1)-1)，其中k位。2的补表示：范围从-(2(k-1))到(2(k-1)-1)，其中k位。由于2的补码表示具有明确的性质，并且更便于进行算术运算，因此计算机系统更倾向于使用2的补码表示。例如-假设数字采用32位格式，其中1位用于符号，15位用于整数部分，16位用于小数部分。那么，-43.625可以表示如下：

其中，0用于表示+，1用于表示。000000000101011是十进制43的15位二进制值，1010000000000000是小数0.625的16位二进制值。使用定点表示法的优点是性能好，缺点是能表示的数值范围相对有限。因此，它通常不适用于数值分析，因为它无法表示足够多的数值和精度。超过32位的数值只能以不精确的方式存储。

使用定点表示法的优点是性能好，缺点是能表示的数值范围相对有限。因此，它通常不适用于数值分析，因为它无法表示足够多的数值和精度。超过32位的数值只能以不精确的方式存储。

以上是能够以上述格式在32位表示中存储的最小正数和最大正数。因此，最小正数约为2-16≈0.000015，最大正数为(215-1)+(1-2-16)=215(1-2-16)=32768，这两个数之间的差距为2-16。我们只需将小数点向左或向右移动，整数域的值仅为1。浮点表示法

这种表示法并没有为整数部分或小数部分预留特定数量的比特位。相反，它预留一定数量的比特位用于表示数字本身（称为尾数或有效数字），并预留一定数量的比特位来表示小数点在该数字中的位置（称为指数）。浮点数表示法由两部分组成：第一部分表示一个带符号的定点数，称为尾数。第二部分指定小数点（或二进制）的位置，称为指数。定点尾数可以是小数或整数。浮点数总是以以下形式表示：Mxre。寄存器中仅物理表示尾数m和指数e（包括它们的符号）。浮点二进制数的表示方式类似，只是其指数以2为底。如果尾数的最高有效位为1，则称该浮点数为规范化数。所以，实际数值为(-1)s(1+m)x2(e-Bias)，其中s为符号位，m为尾数，e为指数值，Bias为偏置数。请注意，带符号整数和指数可以用符号表示法、反码表示法或补码表示法来表示。浮点表示法更加灵活。任何非零数都可以用归一化形式±(1.b1b2b3...)2x2n表示。这是数x的归一化形式。例如——假设一个数字采用32位格式：1位符号位，8位带符号指数，23位小数部分。最高位1不存储（因为对于规范化数字，它始终为1），被称为“隐藏位”。然后，−53.5被归一化为-53.5=(-110101.1)2=(-1.101011)x25，表示如下：

其中00000101是指数值+5的8位二进制值。注意，8位指数字段用于存储整数指数-126≤n≤127。能放入32位二进制数中的最小归一化正数是(1.00000000000000000000000)2×2-126=2-126≈1.18×10-38，能放入32位二进制数中的最大归一化正数是(1.111111111111111111111111)2×2127=(224-1)×2104≈3.40×1038。这些数字的表示方法如下所示：浮点格式的精度是指二进制数字的位数加上1（用于表示隐藏位）。在本文的示例中，精度为2³+1=2⁴。1与下一个归一化浮点数之间的差距称为机器误差。对于上述示例，差距为(1+2-23)-1=2-23，但由于浮点数的间距不均匀（这与定点数的情况不同），这与最小的正浮点数相同。注意，无限不终止的二进制数可以用浮点数表示，例如，1/3=(0.010101...)2不能是浮点数，因为它的二进制表示是无限不终止的。IEEE浮点数表示法IEEE（电气与电子工程师协会）将浮点数表示法标准化为如下图所示。因此，实际数值为(-1)s(1+m)×2(e-Bias)，其中s为符号位，m为尾数，e为指数，Bias为偏移量。符号位为0表示正数，1表示负数。指数采用二进制补码表示。根据IEEE754标准，浮点数可以用以下方式表示：半精度（16位）：1位符号位，5位指数，10位尾数单精度（32位）：1位符号位，8位指数，23位尾数双精度（64位）：1位符号位，11位指数，52位尾数四倍精度（128位）：1位符号位，15位指数，112位尾数特殊价值表示有些特殊值取决于指数和尾数的不同值。所有指数位均为0且所有尾数位均为0表示0。如果符号位为0，则为+0，否则为-0。所有指数位均为1且所有尾数位均为0表示无穷大。如果符号位为0，则为+∞，否则为-∞。所有指数位均为0且尾数位非零的数表示非规范化数。所有指数位为1且尾数位非零的情况表示错误。布斯乘法算法算法是一种乘法算法，它允许我们分别对两个带符号的二进制整数进行补码运算。它也被用于加速乘法运算。它的效率非常高。该算法处理的是乘法器中权重为2k到2m的字符串，可以看作是2k+1-2m。在下面的流程图中，初始时，AC和Q的n+1位都设置为0，SC是一个序列计数器，表示设置的位数n，n等于乘法器的位数。BR表示被乘数位，QR表示乘法器位。重复次数等于位数(n)。之后，我们遇到了乘数的两个比特位Qn和Qn+1，其中Qn表示QR的最后一位，Qn+1表示Qn加1后的比特位。假设乘数的两个比特位都等于10，这意味着我们需要从累加器AC的部分积中减去乘数，然后执行算术移位运算(ashr)。如果两个乘数的比特位都等于01，这意味着我们需要将被乘数加到累加器AC的部分积中，然后执行算术移位运算(ashr)，包括Qn+1。算术移位运算在Booth算法中用于将AC和QR的比特位向右移动1位，并保持AC中的符号位不变。序列计数器会持续递减，直到计算循环结束。以下是Booth算法的图示：Booth算法的工作原理：将被乘数和乘数的二进制位分别设置为M和Q。最初，我们将AC和Qn+1寄存器的值设置为0。SC表示乘数位数(Q)，它是一个序列计数器，不断递减，直到等于位数(n)或达到0。Qn表示Q的最后一位，Qn+1表示Qn的加1位。在Booth算法的每个循环中，将按如下方式检查Qn和Qn+1位的以下参数：1.当两位Qn和Qn+1为00或11时，我们只需对部分积AC执行算术右移操作（ashr）。并且Qn和Qn+1的位加1位。Qn和Qn+1位都为01，则将被乘数位(M)加到AC（累加器寄存器）中。之后，我们将AC和QR位右移1位。Qn和Qn+1的位都为10，则从AC（累加器寄存器）中减去被乘数位(M)。之后，我们将AC和QR位右移1位。4.该操作持续进行，直到我们在Booth算法中达到n-1位。5.乘法运算的二进制位结果将存储在AC寄存器和QR寄存器中。Booth算法中使用了两种方法：1.RSC（右移循环）它将二进制数的最右边一位向右移动，然后将其加到二进制位的开头。

2.RSA（右移运算）它将两个二进制位相加，然后将结果向右移动一位。例如：0100+0110=>1010，将二进制数相加后，将每一位向右移动1，并将结果的第一位放在新位的开头。例如：使用Booth乘法算法计算7和3这两个数的乘积。QnQn+1M=(0111)

M'+1=(1001)&操作交流电问Qn+1南卡罗来纳州10最初的0000001104减去（M'+1）10011001执行算术右移操作(ashr)110010011311执行算术右移操作(ashr)111001001201加法(A+M)011101010100执行算术右移运算001010100100执行算术右移运算0001010100这里有两个数字，7和3。首先，我们需要将7和3转换为二进制数，例如7=(0111)和3=(0011)。现在，将7（二进制0111）设置为被乘数(M)，将3（二进制0011）设置为乘数(Q)。SC（序列计数）表示位数，这里我们有4位，所以设置SC=4。此外，它还表示Booth算法的迭代次数，迭代次数为SC=SC-1次。解决方案图表之后-Booth乘法算法的数值示例是7×3=21，21的二进制表示是10101。这里，我们得到结果的二进制表示为00010101。现在我们将其转换为十进制，因为(000010101)10=2*4+2*3+2*2+2*1+2*0=>21。恢复除法通常应用于定点小数。当对两个数进行除法运算时，除法算法会给出两个结果：商和余数。该算法基于0<D<N的假设。在恢复除法算法中，利用数字集合{0,1}可以得到商的数字q。除法算法通常分为两类：快速算法和慢速算法。Goldschmidt算法和Newton-Raphson算法属于快速除法算法，而STR算法、恢复算法、非执行算法和非恢复算法则属于慢速除法算法。无符号整数除法算法的恢复我们将借助无符号整数来实现恢复算法。之所以使用“恢复”一词，是因为我们知道寄存器A的值在每次迭代后都会被恢复。我们还将尝试使用流程图并应用位运算来解决这个问题。

这里，寄存器Q用于存储商，寄存器A用于存储余数。除数将被加载到寄存器M，n位除法的结果将被加载到寄存器Q。寄存器的初始值为0。这类寄存器的值在迭代时会被恢复，因此称为恢复。无符号整数除法恢复算法流程图步骤1：首先用相应的值初始化寄存器（Q=被除数，M=除数，A=0，n=被除数的位数）步骤2：然后将寄存器A和Q的内容左移，就好像它们是一个整体一样。步骤3：然后从寄存器A中减去寄存器M的内容，并将结果存储在寄存器A中。我们来选择具体步骤：例如：执行除法恢复算法，被除数=11，除数=3

示例：执行除法恢复算法，被除数=除数3步骤4：然后检查A的最高有效位是否为0。Q的有效位设置为1，否则如果它是1，则Q的最低有效位为1。设置为0，寄存器A的值恢复，即恢复到之前的值。减法与M步骤五：计数器n的值减一步骤6：如果n的值变为零，则循环结束；否则，循环重复。从步骤2开始步骤7：最后，寄存器Q包含商，寄存器A包含余数。nM一个问手术400011000001011初始化0001100001011_向左移动AQ0001111110011_A=AM00011000010110Q[0]=0并恢复A30001100010110_向左移动AQ0001111111110_A=AM00011000101100Q[0]=020001100101100_向左移动AQ0001100010100_A=AM00011000101001Q[0]=110001100101001_向左移动AQ0001100010001_A=AM00011000100011Q[0]=1记住要恢复寄存器A的值，因为寄存器A的最高有效位是1。寄存器Q包含商，即3，寄存器A包含余数2。非恢复除法算法使用集合{-1,1}而不是集合{0,1}作为商的数字。与恢复除法算法相比，非恢复除法算法更为复杂。但当我们在硬件中实现该算法时，它具有一个优势：每个商位仅需一次决策和一次加减运算。执行减法运算后，无需任何恢复步骤。因此，运算次数基本上减少了一半。由于运算次数减少，该算法的执行速度更快。该算法主要执行加法和减法等简单运算。在本方法中，我们将使用寄存器A的符号位。寄存器A的起始值/位为0。无符号整数的非恢复除法算法无符号整数非恢复除法算法流程图非恢复除法算法的步骤如下：步骤1：在此步骤中，相应的值将被初始化到寄存器中，即寄存器A将包含值0，寄存器M将包含除数，寄存器Q将包含被除数，N用于指定被除数的位数。步骤2：在这一步中，我们将检查A的符号位。步骤3：如果寄存器A的这一位为1，则将AQ的值左移一位，并执行A=A+M。如果这一位为0，则将AQ的值移入向左执行A=A-M。这意味着，如果值为0，则将M的2的补码加到寄存器A中，并将结果存储到A中。步骤4：现在，我们将再次检查A的符号位。

步骤5：如果寄存器A的这一位为1，则Q[0]将变为0。如果这一位为0，则Q[0]将变为1.这里Q[0]表示Q的最低有效位。步骤6：之后，N的值将递减。这里N用作计数器。步骤7：如果N的值为0，则进入下一步。否则，我们需要再次返回上一步。进入第二步。步骤8：如果寄存器A的符号位为1，则执行A=A+M。步骤9：这是最后一步。在这一步中，寄存器A存储余数，寄存器Q存储商。NM一个问行动400011000001011开始0001100001011_向左移动AQ0001111110011_A=A-M300011111100110Q[0]=00001111100110_向左移动AQ0001111111110_A=A+M200011111111100Q[0]=00001111111100_向左移动AQ0001100010100_A=A+M100011000101001Q[0]=10001100101001_向左移动AQ0001100010001_A=A-M000011000100011Q[0]=1例如：被除数=11，除数=3，-M=11101因此，寄存器A包含余数2，寄存器Q包含商3。带符号大小的加减法计算机使用带符号数值法来实现浮点运算。大多数计算机使用带符号二进制补码法对整数进行算术运算。在这种方法中，数字的最左边一位用于表示符号；0表示正整数，1表示负整数。数字的其余位用于表示数值的大小。例如：-2410定义为−

10011000

在这个例子中，最左边的比特1表示负数，其数值为24。正值和负值的大小相同，只是符号不同。符号和幅度表示的值范围为-127到127。在对有符号数进行加减运算时，需要考虑八个条件。这些条件取决于所进行的运算以及数字的符号。该表格展示了加减运算的算法。表格的第一列列出了运算条件。表格的其他列定义了对数字大小进行实际运算的具体步骤。表格的最后一列是为了避免出现负零。这意味着当两个相同的数字相减时，结果不能为-0，而必须始终为+0。表中，两个数的大小分别用P和Q定义。运营量级相加量级相减(+P)+(+Q)+(P+Q)P>QP<QP=Q(+P)+(-Q)

+(PQ)-(QP)+(PQ)(-P)+(+Q)

-(PQ)+(QP)+(PQ)（-P）+（-Q）-(P+Q)

（+P）-（+Q）

+(PQ)-(QP)+(PQ)（+P）-（-Q）+(P+Q)

（-P）-（+Q）-(P+Q)

（-P）-（-Q）

-(PQ)+(QP)+(PQ)如表格所示，加法算法表明：当P和Q的符号相同时，将两个幅值相加，并将P的符号连接到输出端。当P和Q的符号不同时，比较它们的大小，用较大的数减去较小的数。当P>Q时，输出的符号必须与P的符号相等；当P<Q时，输出的符号必须与P的符号的补数相等。当两个量相等时，从P中减去Q，并将输出的符号改为正。减法算法指出：当P和Q的符号不同时，将这两个幅值相加，并将P的符号连接到输出端。当P和Q的符号相同时，比较它们的大小，用较大的数减去较小的数。当P>Q时，输出的符号必须与P的符号相等；当P<Q时，输出的符号必须与P的符号的补数相等。当两个量相等时，从P中减去Q，并将输出的符号改为正。带符号大小的加减法流程图例1让我们用有符号的幅度表示法将两个值+3和+2相加。解决方案我们将给定的操作数表示如下：+3=00112+2=00102从流程图可以看出，As

xorBs=0。这意味着As=Bs。此外，根据表格显示，

因此，我们将两个操作数的绝对值相加。磁力(+3)+磁力(+2)=0112+0102=1012=磁力(5)现在结果的符号将是A的符号。因此，+3+(+2)=01012=+5运营量级相加量级相减(+P)+(+Q)+(P+Q)

例2让我们用有符号的幅度表示法来计算两个值+3和+2之间的差值。解决方案我们将给定的操作数表示如下：+3=00112+2=00102从流程图可以看出，As

xorBs=0。这意味着As=Bs根据表格数据，

由于P的大小大于Q，我们通过+(PQ)得到结果。Mag（结果）=011+(010)'+1=011+1