2026年DSP原理及应用考试题及答案

2026年DSP原理及应用考试题及答案一、单项选择题（每题2分，共20分）1.在TIC6000系列DSP中，下列哪一条指令可以在单周期内完成两次乘法与两次加法？A.MPYB.DOTP2C.MPYHLD.ADDAB答案：B2.若某16位定点DSP采用Q15格式，则其可表示的数值范围是A.[−1,1)B.[−2,2)C.[−0.5,0.5)D.[0,2)答案：A3.在FIR滤波器直接型结构中，所需数据存储器容量主要取决于A.滤波器阶数B.采样频率C.量化位数D.系数对称性答案：A4.下列关于C6000流水线深度的描述，正确的是A.取指级3级，解码级2级，执行级5级B.取指级4级，解码级2级，执行级6级C.取指级5级，解码级2级，执行级6级D.取指级4级，解码级3级，执行级5级答案：B5.在DSP/BIOS任务调度中，优先级数值越小表示A.优先级越高B.优先级越低C.与优先级无关D.由内核动态调整答案：A6.若采用8kHz采样率，256点实序列FFT，则频率分辨率为A.15.625HzB.31.25HzC.62.5HzD.125Hz答案：B7.在EDMA3传输控制器中，下列哪一项参数决定一次事件触发后传输的数组长度？A.ACNTB.BCNTC.CCNTD.SRCBIDX答案：A8.对IIR滤波器进行级联型实现的主要优点是A.降低运算量B.提高并行度C.降低系数量化灵敏度D.减少数据存储答案：C9.在C6000汇编中，指令“LDWA4++[1],A5”属于哪种寻址方式？9.在C6000汇编中，指令“LDWA4++[1],A5”属于哪种寻址方式？A.寄存器间接寻址B.寄存器相对寻址C.带后增量的寄存器间接寻址D.基址加变址寻址答案：C10.若某DSP芯片MAC单元支持40位累加器，则其防止溢出的常用技术是A.饱和运算B.截断C.舍入D.符号扩展答案：A二、多项选择题（每题3分，共15分；每题至少有两个正确答案，多选少选均不得分）11.下列哪些措施可有效降低FIR滤波器群延迟？A.采用线性相位结构B.降低滤波器阶数C.采用分数延迟滤波器D.提高采样频率答案：B、C、D12.关于C6000系列Cache一致性，下列说法正确的有A.L1PCache只读，无需写回B.L1DCache写回由用户显式控制C.L2Cache可作为SRAM映射D.MAR寄存器用于控制外设Cacheability答案：A、C、D13.在DSP浮点运算中，IEEE754单精度格式的异常事件包括A.溢出B.下溢C.无效操作D.除零答案：A、B、C、D14.下列哪些属于TISYS/BIOS提供的同步原语？A.SemaphoreB.MailboxC.QueueD.Event答案：A、B、D15.在音频回声消除(AEC)应用中，自适应滤波器NLMS算法相对于LMS算法的改进有A.收敛速度更快B.计算复杂度更低C.对输入信号功率变化鲁棒D.稳态误差更小答案：A、C、D三、填空题（每空2分，共20分）16.若某DSP系统主频为600MHz，指令周期为________ns。答案：1.6717.在C6000汇编中，执行“MPYSLSUA0,A1,A2”后，A2存放的是________位结果。答案：3218.256点基2FFT共需________级蝶形运算。答案：819.若采用Q31格式表示0.75，其十六进制值为0x________。答案：6000000020.在EDMA3参数集PaRAM中，传输完成中断由________位控制。答案：TCINTEN21.设FIR滤波器阶数为N，则线性相位对称结构所需乘法器数量为________。答案：⌈(N+1)/2⌉22.若采样率48kHz，则奈奎斯特频率为________kHz。答案：2423.在C6000中，SPLOOP缓存最大可缓存________条指令。答案：1424.若IIR滤波器传递函数H(z)有一个极点位于z=0.9，则对应因果冲激响应衰减时间常数约为________个采样周期。答案：1025.在DSP浮点单元中，当结果小于最小可表示正数时触发________异常。答案：下溢(underflow)四、简答题（每题8分，共24分）26.简述C6000系列DSP中“软件流水”(SoftwarePipelining)技术的核心思想，并给出循环内核最小迭代间隔(II)受限于哪些因素。答案：软件流水通过把循环体拆分为多个阶段(prolog、kernel、epilog)，使不同循环迭代的指令在时间上重叠执行，从而利用功能单元并行性。最小迭代间隔II受限于：1.资源冲突——功能单元、寄存器读写端口数量；2.数据依赖——跨迭代的truedependency距离；3.寄存器生命期——防止寄存器溢出；4.存储器访问bank冲突——若使用双口RAM需避免同一bank同时读写；5.指令延迟槽——特别是乘法、加载等长延迟指令。27.说明在定点DSP上实现浮点运算的“块指数”(BlockFloatingPoint)方法，并给出缩放误差控制策略。答案：块浮点将一帧数据归一化到同一指数，步骤：1.扫描块内绝对值最大元素，得指数e；2.所有样本左移e位，用定点运算处理；3.结果根据e统一恢复比例。缩放误差控制：1.预留保护位(headroom)防止溢出，通常2bit；2.采用饱和检测，若移位后最高有效位达到MSB-1则再右移1位并e+1；3.对递归算法(IIR)每M样本重新计算指数，防止误差累积；4.输出前采用舍入(rounding)而非截断，减少SNR损失。28.解释在实时音频处理中为何采用“双缓冲”(DoubleBuffering)机制，并给出EDMA3链式触发实现要点。答案：双缓冲通过Ping-Pong两块内存实现处理与I/O并行：CPU处理Ping时，EDMA填充Pong；完成后切换，消除等待。EDMA3链式触发要点：1.配置PaRAM集0(Ping)与集1(Pong)的LINK字段互相指向；2.集0完成触发集1，反之亦然；3.采用ACNT=样本数×字长，BCNT=1，一维传输；4.中断服务例程仅置位旗标，最小化ISR时间；5.使用全局地址避免Cache一致性问题，或置MAR.non-cacheable。五、计算与分析题（共41分）29.（10分）已知FIR低通滤波器理想响应()=采用汉明窗设计，阶数N=40。(1)给出窗函数表达式；(2)计算实际第一旁瓣衰减(dB)；(3)写出滤波器系数h[n]的封闭表达式并计算h[0]、h[20]数值（保留4位小数）。答案：(1)汉明窗：w(2)汉明窗第一旁瓣衰减≈−41dB。(3)理想冲激响应：[加窗：h[n]=h_d[n]·w[n]。h[0]=sin(0.3π·(−20))/(π·(−20))·(0.54−0.46cos0)=0.0472·0.08=0.0038h[20]=0.3·(0.54+0.46)=0.330.（10分）对信号x(t)=2cos(2π·1kHz·t)+3cos(2π·3kHz·t)以fs=8kHz采样，得到256点序列x[n]。(1)写出DFT索引k对应的实际频率fk；(2)计算|X[k]|峰值出现的k值；(3)若改用128点FFT，求频率分辨率变化(dB)对幅值检测的影响。答案：(1)fk=k·fs/N=k·8000/256=31.25k(Hz)。(2)1kHz对应k=1000/31.25=32；3kHz对应k=3000/31.25=96。(3)128点分辨率Δf=62.5Hz，峰值处k=16、48，幅值不变，但主瓣宽度加倍，相邻峰值间最小可分辨间隔从62.5Hz提高到125Hz，导致3kHz分量的旁瓣泄漏增加，峰值幅值下降约0.9dB。31.（10分）给定二阶IIR节H采用直接II型结构，输入为16位有符号整数，系数用Q14格式定点。(1)给出差分方程；(2)计算极点位置并判断稳定性；(3)若输入幅值最大32767，求防止中间溢出所需的缩放因子s（采用L2范数）。答案：(1)wy(2)极点：z系统稳定。(3)频率响应峰值在谐振频率ωr=acos(0.45/0.9)=0.316rad，|H(e^{jωr})|=1/(1−0.9^2)=5.26。L2范数缩放：s取s=0.1875(=2^{-3}+2^{-4})，用移位实现。32.（11分）在C6678多核DSP上实现实时波束形成，采样率fs=200kHz，阵元数M=16，帧长L=256，每帧需在250µs内完成。(1)计算所需乘法运算量(MAC/s)；(2)若每核峰值性能为16GMAC/s，考虑70%利用率，求最少需占用几核；(3)给出基于EDMA的多核数据划分与同步策略。答案：(1)波束形成输出[每帧256点，16阵元，16权重，共256×16=4096MAC/帧；帧率=200k/256=781.25Hz；运算量=4096×781.25=3.2GMAC/s。(2)单核有效性能16×